VIA Cyrix III

{{#if: \|[[{{{prev}}}\|<<]] \|{{#if:\| }}}} {{#if:VIA Cyrix III\|VIA Cyrix III\|{{#invoke:WLink\|getArticleBase}}}} {{#if: \| [[{{{next}}}\|>>]]\|{{#if:\| }}}}
	Datei:KL Cyrix III 500.jpg; }}
Produktion:	2000 bis 2001 \| seit 2000 }} }}
	TSMC }} }}
Prozessortakt:	bis 733 MHz }} }}
FSB-Takt:	bis 133 MHz }} }}
L2-Cachegröße:	bis 256 KiB }} }}
Fertigung:	bis {{{strukturgröße-bis}}} }} }}
Befehlssatz:	x86 }}
Mikroarchitektur:	CISC }}
GPU:	{{{GPU Architektur}}} }}
	Sockel 370 }} }}
	Joshua }} }}

{{#if: KL Cyrix III 500.jpg| {{#if: 2000| {{ #if: TSMC| {{ #if: | | colspan="2" | Produzenten:

TSMC
{{{Produzent2}}}
{{{Produzent3}}}
{{{Produzent4}}}
{{{Produzent5}}}
{{{Produzent6}}}
{{{Produzent7}}}
{{{Produzent8}}}
{{{Produzent9}}}
{{{Produzent10}}}

| | Produzent: {{#if: 350| {{#if: 100| {{#if: 0| {{#if: | {{#if: x86| {{#if: CISC| {{#if: | {{#if: Sockel 370| {{ #if: | | colspan="2" | Sockel:

Sockel 370
{{{Sockel2}}}
{{{Sockel3}}}
{{{Sockel4}}}
{{{Sockel5}}}
{{{Sockel6}}}
{{{Sockel7}}}
{{{Sockel8}}}
{{{Sockel9}}}
{{{Sockel10}}}

| | Sockel: {{#if: Joshua| {{ #if: Samuel | | colspan="2" | Namen der Prozessorkerne:

Joshua
Samuel
{{{Kern3}}}
{{{Kern4}}}
{{{Kern5}}}
{{{Kern6}}}
{{{Kern7}}}
{{{Kern8}}}
{{{Kern9}}}
{{{Kern10}}}
{{{Kern11}}}
{{{Kern12}}}
{{{Kern13}}}
{{{Kern14}}}
{{{Kern15}}}
{{{Kern16}}}

| | Name des Prozessorkerns:

Der VIA Cyrix III ist ein x86-Prozessor für den Sockel 370 von VIA Technologies.

Ursprünglich sollte nach dem Kauf von Cyrix durch VIA unter dem Namen VIA Cyrix III Anfang 2000 ein echter Cyrix-Prozessor erscheinen. Diese CPU war schon so lange in der Entwicklung, dass sie gleich drei unterschiedliche Codenamen bekommen hatte: Ursprünglich wurde mit der Entwicklung unter dem Namen „Cayenne“ begonnen, als Cyrix noch selbständig war. Nach der Verschmelzung mit National Semiconductor wurde der Codename in „Gobi“ geändert. Aber in den gut zwei Jahren der Zugehörigkeit zu NS konnte die CPU nicht fertiggestellt werden. Erst nach der Übernahme durch VIA wurde die CPU unter dem Codenamen „Joshua“ fertig.

Ursprünglich noch für das Performance-Segment geplant, musste er wegen der großen Verspätung zum Konkurrenten für Intels Low-Cost-CPU Celeron umgeplant und die FPU überarbeitet werden. Der Prozessor enttäuschte in ersten Vorabtests: Instabilitäten, hohe Wärmeentwicklung und zu hoch angesetzte P-Ratings führten dazu, dass VIA Technologies das Joshua-Design komplett aufgab und stattdessen den von Centaur Technology entwickelten Samuel als VIA Cyrix III verkaufte.

Dieser Samuel-Prozessor wurde Mitte 2000 auf den Markt gebracht und war im Prinzip ein auf den Sockel 370 portierter WinChip 3 mit höheren Taktraten und besserer Fertigungstechnik. Wegen des fehlenden L2-Caches (bei der WinChip-Serie war der L2-Cache wie beim Sockel 7 üblich auf dem Mainboard, was es beim Sockel 370 nicht gab) war die CPU kaum konkurrenzfähig.

Der Nachfolger Samuel 2 wurde dann unter dem Namen VIA C3 verkauft.

Modelldaten

Joshua

Cyrix-Design
Codename: anfangs „Cayenne“, nach Übernahme durch National Semiconductor „Gobi“, nach Übernahme durch VIA Technologies "Joshua"
L1-Cache: 64 KiB (unified)
L2-Cache: 256 KiB mit Prozessortakt
MMX, 3DNow!
Sockel 370, GTL+ mit 100 bis 133 MHz Front Side Bus
Betriebsspannung (VCore): 2,2 V
Erscheinungsdatum: Februar 2000
Fertigungstechnik: 0,18 µm bei TSMC
Die-Größe: unbekannt bei 22,0 Millionen Transistoren
Taktraten: 350 MHz bis 450 MHz
- PR433: 350 MHz (100 MHz FSB)
- PR466: 366 MHz (122 MHz FSB)
- PR500: 400 MHz (133 MHz FSB)
- PR533: 433 MHz (124 MHz FSB)
- PR533: 450 MHz (100 MHz FSB)

Samuel

Datei:Via cyrixiii samuel1 600mhz.jpg

Samuel I, 600 MHz

Datei:KL VIA 1 Giga Pro.jpg

VIA 1GigaPro, PGA

Centaur-Design
Codename: C5A
L1-Cache: 64 + 64 KiB (Daten + Instruktionen)
L2-Cache: nicht vorhanden
MMX, 3DNow!, LongHaul!
Sockel 370, GTL+ mit 100 und 133 MHz Front Side Bus
Betriebsspannung (VCore): 1,80 V, 1,90 V oder 2,00 V
Leistungsaufnahme (TDP): ca. 7 W bis 10 W
Erscheinungsdatum: Juni 2000
Fertigungstechnik: 0,18 µm bei TSMC
Die-Größe: 75 mm² bei 11,3 Millionen Transistoren
Taktraten: 500, 550, 600, 650, 667, 700 und 733 MHz

Weblinks

{{#if:Navigationsleiste Centaur-Prozessoren |{{safesubst:#ifeq:0|10| {{#switch: VIA Cyrix III |Navigationsleiste|NaviBlock|0=|#default= Vorlage:Templatetransclusioncheck Vorlage:Dokumentation/ruler }}}}Vorlage:Klappleiste/Anfang {{#if:

|

IDT WinChip | VIA Cyrix III | VIA C3 | VIA C7 | VIA Eden | VIA CoreFusion | VIA Nano (Isaiah-Mikroarchitektur) | VIA Eden X2 | VIA QuadCore }} Vorlage:Klappleiste/Ende}}{{#if:Navigationsleiste Cyrix-Prozessoren|{{safesubst:#ifeq:0|10| {{#switch: VIA Cyrix III |Navigationsleiste|NaviBlock|0=|#default= Vorlage:Templatetransclusioncheck Vorlage:Dokumentation/ruler }}}}Vorlage:Klappleiste/Anfang {{#if:

|

Cx486SLC/SRX² | Cx486DLC/DRX² | Cx486 | Cx486S | Cx486DX | Cx486DX2 | Cx486DX4 | 5x86 | 6x86 | 6x86MX/MII | MediaGX | VIA Cyrix III }}

Vorlage:Klappleiste/Ende}}{{#if:|{{{{{3}}}}}}}{{#if:|{{{{{4}}}}}}}{{#if:|{{{{{5}}}}}}}{{#if:|{{{{{6}}}}}}}{{#if:|{{{{{7}}}}}}}{{#if:|{{{{{8}}}}}}}{{#if:|{{{{{9}}}}}}}{{#if:|{{{{{10}}}}}}}{{#if:|{{{{{11}}}}}}}{{#if:|{{{{{12}}}}}}}{{#if:|{{{{{13}}}}}}}{{#if:|{{{{{14}}}}}}}{{#if:|{{{{{15}}}}}}}{{#if:|{{{{{16}}}}}}}{{#if:|{{{{{17}}}}}}}{{#if:|{{{{{18}}}}}}}{{#if:|{{{{{19}}}}}}}{{#if:|{{{{{20}}}}}}}{{#if:|

Zu viele Navigationsleisten (>20)

}}

{{#if: \|[[{{{prev}}}\|<<]] \|{{#if:\| }}}} {{#if:VIA Cyrix III\|VIA Cyrix III\|{{#invoke:WLink\|getArticleBase}}}} {{#if: \| [[{{{next}}}\|>>]]\|{{#if:\| }}}}
Datei:KL Cyrix III 500.jpg }}
Produktion:	2000 bis 2001 \| seit 2000 }} }}
TSMC }} }}
Prozessortakt:	bis 733 MHz }} }}
FSB-Takt:	bis 133 MHz }} }}
L2-Cachegröße:	bis 256 KiB }} }}
Fertigung:	bis {{{strukturgröße-bis}}} }} }}
Befehlssatz:	x86 }}
Mikroarchitektur:	CISC }}
GPU:	{{{GPU Architektur}}} }}
Sockel 370 }} }}
Joshua }} }}