Configurable Logic Block
Configurable Logic Block (CLB) sind im Bereich der Digitaltechnik Blöcke in einer programmierbaren elektrischen Schaltung, deren interne Elemente Lookup-Tabelle (LUT), AND-OR-Matrizen und Flipflops je nach Erfordernis während der Programmierung in einen bestimmten Zustand gebracht werden und dann später während des Betriebs entsprechend agieren. Des Weiteren befindet sich innerhalb eines CLB verschiedenartige Speicherelemente wie D-Flipflops (DFF) welche jeweils 1 Bit speichern können. Der Umfang und Anordnung der einzelnen elektronischen Schaltungselemente innerhalb eines CLBs ist je nach Bauelement und Hersteller verschiedenartig realisiert.
CLBs finden sich in Programmierbare logische Schaltungen (PLDs) und Field Programmable Gate Arrays (FPGAs).<ref name="clive">Clive Maxfield, Programmable Logic DesignLine, <templatestyles src="Webarchiv/styles.css" />{{#if:20091225212024
| {{#ifeq: 20091225212024 | *
| {{#if: Xilinx unveil revolutionary 65nm FPGA architecture: the Virtex-5 family | {{#invoke:WLink|getEscapedTitle|Xilinx unveil revolutionary 65nm FPGA architecture: the Virtex-5 family}} | {{#invoke:Webarchiv|getdomain|http://www.pldesignline.com/products/187203173}} }} (Archivversionen)
| {{#iferror: {{#time: j. F Y|20091225212024}}
| {{#if: || }}Der Wert des Parameters {{#if: wayback | wayback | Datum }} muss ein gültiger Zeitstempel der Form YYYYMMDDHHMMSS sein!
| {{#if: Xilinx unveil revolutionary 65nm FPGA architecture: the Virtex-5 family | {{#invoke:WLink|getEscapedTitle|Xilinx unveil revolutionary 65nm FPGA architecture: the Virtex-5 family}} | {{#invoke:Webarchiv|getdomain|http://www.pldesignline.com/products/187203173}} }} {{#ifeq: | [] | [ | ( }}{{#if: {{#if: 2022-10-19 15:11:54 InternetArchiveBot | 2022-10-19 15:11:54 InternetArchiveBot | }} | des Vorlage:Referrer }} vom {{#time: j. F Y|20091225212024}} im Internet Archive{{#if: | ; }}{{#ifeq: | [] | ] | ) }}
}}
}}
| {{#if:
| {{#iferror: {{#time: j. F Y|{{{webciteID}}}}}
| {{#switch: {{#invoke:Str|len|{{{webciteID}}}}}
| 16= {{#if: Xilinx unveil revolutionary 65nm FPGA architecture: the Virtex-5 family | {{#invoke:WLink|getEscapedTitle|Xilinx unveil revolutionary 65nm FPGA architecture: the Virtex-5 family}} | {{#invoke:Webarchiv|getdomain|http://www.pldesignline.com/products/187203173}} }} {{#ifeq: | [] | [ | ( }}{{#if: {{#if: 2022-10-19 15:11:54 InternetArchiveBot | 2022-10-19 15:11:54 InternetArchiveBot | }} | des Vorlage:Referrer }} vom {{#time: j. F Y| 19700101000000 + {{#expr: floor {{#expr: {{#invoke:Str|sub|{{{webciteID}}}|1|10}}/86400}} }} days}} auf WebCite{{#if: | ; }}{{#ifeq: | [] | ] | ) }}
| 9 = {{#if: Xilinx unveil revolutionary 65nm FPGA architecture: the Virtex-5 family | {{#invoke:WLink|getEscapedTitle|Xilinx unveil revolutionary 65nm FPGA architecture: the Virtex-5 family}} | {{#invoke:Webarchiv|getdomain|http://www.pldesignline.com/products/187203173}} }} {{#ifeq: | [] | [ | ( }}{{#if: {{#if: 2022-10-19 15:11:54 InternetArchiveBot | 2022-10-19 15:11:54 InternetArchiveBot | }} | des Vorlage:Referrer}} vom {{#time: j. F Y| 19700101000000 + {{#expr: floor {{#expr: {{#invoke:Str|sub|{{#invoke:Expr|base62|{{{webciteID}}}}}|1|10}}/86400}} }} days}} auf WebCite{{#if: | ; }}{{#ifeq: | [] | ] | ) }}
| #default= Der Wert des Parameters {{#if: webciteID | webciteID | ID }} muss entweder ein Zeitstempel der Form YYYYMMDDHHMMSS oder ein Schüsselwert mit 9 Zeichen oder eine 16-stellige Zahl sein!{{#if: || }}
}}
| c|{{{webciteID}}}}} {{#if: Xilinx unveil revolutionary 65nm FPGA architecture: the Virtex-5 family | {{#invoke:WLink|getEscapedTitle|Xilinx unveil revolutionary 65nm FPGA architecture: the Virtex-5 family}} | {{#invoke:Webarchiv|getdomain|http://www.pldesignline.com/products/187203173}} }} ({{#if: {{#if: 2022-10-19 15:11:54 InternetArchiveBot | 2022-10-19 15:11:54 InternetArchiveBot | }} | des Vorlage:Referrer}} vom {{#time: j. F Y|{{{webciteID}}}}} auf WebCite{{#if: | ; }}{{#ifeq: | [] | ] | ) }}
}}
| {{#if:
| Vorlage:Webarchiv/Today
| {{#if:
| Vorlage:Webarchiv/Generisch
| {{#if: Xilinx unveil revolutionary 65nm FPGA architecture: the Virtex-5 family | {{#invoke:WLink|getEscapedTitle|Xilinx unveil revolutionary 65nm FPGA architecture: the Virtex-5 family}} | {{#invoke:Webarchiv|getdomain|http://www.pldesignline.com/products/187203173}} }}
}}}}}}}}{{#if:2022-10-19 15:11:54 InternetArchiveBot
| Vorlage:Webarchiv/archiv-bot
}}{{#invoke:TemplatePar|check
|all = url=
|opt = text= wayback= webciteID= archive-is= archive-today= archiv-url= archiv-datum= ()= archiv-bot= format= original=
|cat = Wikipedia:Vorlagenfehler/Vorlage:Webarchiv
|errNS = 0
|template = Vorlage:Webarchiv
|format = *
|preview = 1
}}{{#ifexpr: {{#if:20091225212024|1|0}}{{#if:|+1}}{{#if:|+1}}{{#if:|+1}}{{#if:|+1}} <> 1
| {{#if: || }}{{#invoke:TemplUtl|failure| Fehler bei Vorlage:Webarchiv: Genau einer der Parameter 'wayback', 'webciteID', 'archive-today', 'archive-is' oder 'archiv-url' muss angegeben werden.|1}}
}}{{#if:
| {{#switch: {{#invoke:Webarchiv|getdomain|{{{archiv-url}}}}}
| web.archive.org =
{{#if: || }}{{#invoke:TemplUtl|failure| Fehler bei Vorlage:Webarchiv: Im Parameter 'archiv-url' wurde URL von Internet Archive erkannt, bitte Parameter 'wayback' benutzen.|1}}
| webcitation.org =
{{#if: || }}{{#invoke:TemplUtl|failure| Fehler bei Vorlage:Webarchiv: Im Parameter 'archiv-url' wurde URL von WebCite erkannt, bitte Parameter 'webciteID' benutzen.|1}}
| archive.today |archive.is |archive.ph |archive.fo |archive.li |archive.md |archive.vn =
{{#if: || }}{{#invoke:TemplUtl|failure| Fehler bei Vorlage:Webarchiv: Im Parameter 'archiv-url' wurde URL von archive.today erkannt, bitte Parameter 'archive-today' benutzen.|1}}
}}{{#if:
| {{#iferror: {{#iferror:{{#invoke:Vorlage:FormatDate|Execute}}|}}
| {{#if: || }}{{#invoke:TemplUtl|failure| Fehler bei Vorlage:Webarchiv: Der Wert des Parameter 'archiv-datum' ist ungültig oder hat ein ungültiges Format.|1}}
| }}
| {{#if: || }}{{#invoke:TemplUtl|failure| Fehler bei Vorlage:Webarchiv: Der Pflichtparameter 'archiv-datum' wurde nicht angegeben.|1}}
}}
| {{#if:
| {{#if: || }}{{#invoke:TemplUtl|failure| Fehler bei Vorlage:Webarchiv: Der Parameter 'archiv-datum' ist nur in Verbindung mit 'archiv-url' angebbar.|1}}
}}
}}{{#if:{{#invoke:URLutil|isHostPathResource|http://www.pldesignline.com/products/187203173}}
|| {{#if: || }}
}}{{#if: Xilinx unveil revolutionary 65nm FPGA architecture: the Virtex-5 family
| {{#if: {{#invoke:WLink|isBracketedLink|Xilinx unveil revolutionary 65nm FPGA architecture: the Virtex-5 family}}
| {{#if: || }}
}}
| {{#if: || }}
}}{{#switch:
|addlarchives|addlpages= {{#if: || }}{{#if: 1 |}}{{#invoke:TemplUtl|failure| Fehler bei Vorlage:Webarchiv: enWP-Wert im Parameter 'format'.|1}}
}}{{#ifeq: {{#invoke:Str|find|http://www.pldesignline.com/products/187203173%7Carchiv}} |-1
|| {{#ifeq: {{#invoke:Str|find|{{#invoke:Str|cropleft|http://www.pldesignline.com/products/187203173%7C4}}%7Chttp}} |-1
|| {{#switch: {{#invoke:Webarchiv|getdomain|http://www.pldesignline.com/products/187203173 }}
| abendblatt.de | daserste.ndr.de | inarchive.com | webcitation.org =
| #default = {{#if: || }}{{#if: 1 |}}{{#invoke:TemplUtl|failure| Fehler bei Vorlage:Webarchiv: Archiv-URL im Parameter 'url' anstatt URL der Originalquelle. Entferne den vor der Original-URL stehenden Mementobestandteil und setze den Archivierungszeitstempel in den Parameter 'wayback', 'webciteID', 'archive.today' oder 'archive-is' ein, sofern nicht bereits befüllt.|1}}
}}
}}
}}. 15. Mai 2006. Abgerufen am 5. Februar 2009.</ref>
Einzelnachweise
<references />