https://wiki-de.moshellshocker.dns64.de/index.php?action=history&feed=atom&title=Zilog_Z180Zilog Z180 - Versionsgeschichte2026-06-09T17:59:19ZVersionsgeschichte dieser Seite in Wikipedia (Deutsch) – Lokale KopieMediaWiki 1.43.8https://wiki-de.moshellshocker.dns64.de/index.php?title=Zilog_Z180&diff=688890&oldid=previmported>Leyo: so?2023-01-30T10:10:20Z<p>so?</p>
<p><b>Neue Seite</b></p><div>[[Datei:KL_Zilog_Z180.jpg|right|thumb|Zilog Z180]] <br />
[[Datei:Z180-diagramm-1.jpg|thumb|Befehlsstruktur]]<br />
<br />
Der '''Zilog Z180''' ist ein 8-Bit-[[Mikroprozessor]], der 1985 unter der Bezeichnung HD64180 von der Firma [[Hitachi (Unternehmen)|Hitachi]] entwickelt wurde. Später baute die Firma [[Zilog]] Inc. den Chip nahezu unverändert unter der Bezeichnung Z180.<br />
<br />
== Befehlsstruktur ==<br />
<br />
Der Z180 besitzt einen Prozessorkern, der vollständig Code-kompatibel zum [[Z80]] ist. Erstmals kam hier die [[Microcode]]-Technik mit Execution-Pipelining zum Einsatz. Etliche Befehle brauchen weniger Maschinenzyklen als beim Original-Z80. Ein spezieller [[Interrupt]], ''Reserved Instruction Trap'', wird ausgelöst, wenn ein ungültiger Befehl erkannt wird. Die bei einigen Z80-Programmierern beliebten undokumentierten Befehle sind damit für den Z180 tabu. <br />
Neu hinzugekommen sind spezielle Instruktionen zur Adressierung der internen Register sowie ein Multiplikationsbefehl. <br />
<br />
== Peripherie ==<br />
<br />
Der Erfolg des Z180 ist vor allem darin begründet, dass eine Reihe von Peripheriebausteinen bereits auf dem Chip integriert sind. Das sind im Einzelnen:<br />
<br />
* Taktgenerator. Nur ein [[Quarz]] und zwei Kondensatoren sind erforderlich. <br />
* Speicherverwaltung ([[Memory Management Unit]], MMU) für 1 MByte Arbeitsspeicher.<br />
* Zwei [[Direct Memory Access|DMA]]-Controller mit Speicher↔Speicher und Speicher↔IO-Transfers. Die DMA-Controller unterstützen den vollen 1 MByte-Adressraum.<br />
* Programmierbarer Wait-State-Generator, getrennt für Speicher und IO-Zugriffe<br />
* Programmierbarer [[DRAM]]-[[Refresh]]-Controller<br />
* Zwei asynchrone, serielle [[Duplex (Nachrichtentechnik)|Vollduplex]]-Schnittstellen ([[UART]]) mit programmierbarem [[Symbolrate|Baudraten]]-Generator für Übertragungsraten von 300 bis 38400 Baud und Unterstützung von [[Modem]]-Steuerleitungen<br />
* Eine getaktete, serielle Hochgeschwindigkeits-Schnittstelle zum Aufbau von Multiprozessor-Systemen<br />
* Zwei 16-Bit programmierbare Zeitgeber (Timer)<br />
* Zwei externe universelle Interrupt-Eingänge<br />
<br />
== Speicherverwaltung ==<br />
[[Datei:Z180-mmu-1.jpg|thumb|Speicherverwaltung]]<br />
Da der Z80 maximal 64 kByte logisch adressieren kann, verwaltet die MMU den Arbeitsspeicher über sog. Speicherbänke. Es werden drei Bereiche unterschieden:<br />
<br />
* Common Area 0 <br />
* Bank Area<br />
* Common Area 1<br />
<br />
Die MMU blendet den physikalischen Speicher in 4 kByte-Blöcken in den logischen Adressraum ein. Common Area 0 und 1 liegen jeweils am unteren und oberen Ende des logischen Adressraums und sind normalerweise festen physikalischen Speicherbereichen zugeordnet. Im dazwischenliegenden Bankbereich (Bank Area) kann das Programm bei Bedarf die Zuordnung des logischen Speichers umschalten. <br />
<br />
== Gehäusebauformen ==<br />
<br />
* 64-Pin [[Dual in-line package|DIP]]<br />
* 68-Pin [[Plastic Leaded Chip Carrier|PLCC]]<br />
* 80-Pin [[QFP]]<br />
<br />
== Weblinks ==<br />
{{Commonscat|ZiLOG Z180|Zilog Z180}}<br />
* [http://datasheets.chipdb.org/Zilog/Z180/ Datenblätter]<br />
* [http://www.zilog.com Website des Herstellers Zilog]<br />
<br />
[[Kategorie:Mikroprozessor]]<br />
[[Kategorie:Hitachi (Unternehmen)]]<br />
<br />
[[es:Zilog Z80#Z180]]</div>imported>Leyo