imported>Aka: Tippfehler entfernt, Links normiert, Kleinkram

2024-12-23T11:40:24Z

Tippfehler entfernt, Links normiert, Kleinkram

Neue Seite

Der '''Wafer-Test''' ist eine Funktionsprüfung im Fertigungsablauf der [[Halbleitertechnik]] bei der Produktion von Halbleiterbauteilen wie [[integrierter Schaltkreis|integrierten Schaltungen]].

== Beschreibung ==
[[Datei:Wafer prober service configuration.jpg|mini|Offener Prober]]
[[Datei:Wafermap.jpg|mini|Beispiel für eine Wafer-Map]]
Der Wafer-Test wird an einem noch nicht zerteilten [[Wafer]] durchgeführt, um fehlerhafte Schaltungen frühzeitig zu erkennen. Dafür wird der Wafer in ein [[Messgerät|Testgerät]], den Wafer-Prober, eingelegt, in dem [[Elektrischer Kontakt|Kontakt]]<nowiki></nowiki>nadeln eine Verbindung zu den Test-Pads der einzelnen Schaltung herstellen. Fehlerhafte Schaltungen werden klassifiziert und je nach Fehlergrund durch Zahlen repräsentiert ([[Binning #Datenverarbeitung und -analyse|Binning]]) Die fehlerhaften Schaltungen werden auf einer Wafermap farblich markiert (vgl. Abb.) und nach dem Trennen des Wafers aussortiert.

Die Schwierigkeit beim Wafertest ist das Kontaktieren der Schaltungen mit kleinen Kontakten in Nadelform. Dafür benötigt das automatische Testsystem ([[Automatic Test Equipment]]) viele Kontaktnadeln, die auf einer Nadelkarte angeordnet sind.

Um dies zu realisieren, können feine [[Starrnadeladapter]] eingesetzt werden, bei welchen die Starrnadeln von der gewünschten Kontaktierposition auf einen [[Federkontaktstift|Federstift]] ausgelenkt werden, welcher dann das Messsignal an die Elektronik weiterleitet. Mit den heutigen Starrnadeladaptern können 60 bis 70 [[µm]] große Testflächen mit einem Abstand von 150 µm = 0,15 mm kontaktiert werden. Werden die Federstifte in einem 0,6-mm-[[Messraster|Raster]] angeordnet, können so 280 [[Testpunkt]]e auf einem Quadratzentimeter kontaktiert werden.

Ein neuer Trend ist das Ersetzen der Kontaktnadeln durch miniaturisierte [[Feder (Technik)|Feder]]n (engl.: ''micro springs'') oder [[MEMS]], also durch [[Fotolithografie (Halbleitertechnik)|Fotolithografie]]-Verfahren, [[Dünnschichttechnologie|Dünnschichtverfahren]] und [[Ätzen]] hergestellte Strukturen. Damit sind Kontaktabstände von unter 40 µm möglich. Bausteine mit mehreren Mikro-Federn können ähnlich wie [[integrierter Schaltkreis|integrierte Schaltkreise]] auf einer Grundplatte montiert werden.<ref>{{Literatur |Autor=Michael Orshansky, Sani Nassif, Duane Boning |Titel=Design for Manufacturability and Statistical Design: A Constructive Approach |Verlag=Springer Science & Business Media |Datum=2007-10-28 |ISBN=9780387690117 |Online=https://books.google.de/books?id=sZ-NPuM-ScYC&pg=PA84&lpg=PA84&dq=scribe+line+test+structures&source=bl&ots=uH52TiBixk&sig=LSHJm1EkcT07D-mysd8d419NyH8&hl=en&ei=-fyLSqrbJ5PclAf99ty7CA&sa=X&oi=book_result&ct=result&redir_esc=y#v=onepage&q=scribe%20line%20test%20structures&f=false |Abruf=2018-11-10}}</ref>

== Literatur ==
* Fundamentals of Digital Semiconductor Testing (Version 4.0) by Guy A. Perry (Spiral-bound – Mar 1, 2003). ISBN 978-0965879705
* Principles of Semiconductor Network Testing (Test & Measurement) (Hardcover)by Amir Afshar, 1995, ISBN 978-0-7506-9472-8
* Power-Constrained Testing of VLSI Circuits. A Guide to the IEEE 1149.4 Test Standard (Frontiers in Electronic Testing) by Nicola Nicolici and Bashir M. Al-Hashimi (Kindle Edition – Feb 28, 2003), ISBN 978-0-306-48731-6
* Semiconductor Memories: Technology, Testing, and Reliability by Ashok K. Sharma (Hardcover – Sep 9, 2002), ISBN 978-0780310001

== Einzelnachweise ==
<references />

[[Kategorie:Halbleitertechnik]]
[[Kategorie:Aufbau- und Verbindungstechnik der Elektronik]]

Wafertest - Versionsgeschichte

imported>Aka: Tippfehler entfernt, Links normiert, Kleinkram