imported>Dein Freund der Baum: /* Aufbau */ Fehlendes Wort ergänzt

2026-04-26T13:29:27Z

Aufbau: Fehlendes Wort ergänzt

Neue Seite

{{Dieser Artikel|behandelt die Halbleiter-Scheiben; für den US-amerikanischen Basketballspieler siehe [[Von Wafer]].}}
[[Datei:Wafer 2 Zoll bis 8 Zoll 2.jpg|mini|Wafer von 2 Zoll bis 8 Zoll]]
Als '''{{lang|en|Wafer}}''' [{{IPA|ˈweɪfə(r)}}] ({{enS}} für „dünner Keks“ oder „dünne Brotscheibe“)<ref>{{Internetquelle |url=https://www.oxfordlearnersdictionaries.com/definition/american_english/wafer |titel=wafer noun |werk=Oxford Advanced American Dictionary at OxfordLearnersDictionaries.com |abruf=2019-10-25}}</ref><ref>{{Internetquelle |url=https://www.merriam-webster.com/dictionary/wafer |titel=Wafer |werk=Merriam-Webster |abruf=2019-10-25}}</ref> werden in der [[Mikroelektronik]], [[Photovoltaik]] und [[Mikrosystemtechnik]] kreisrunde oder quadratische, etwa ein Millimeter dicke Scheiben bezeichnet. Sie werden aus ein- oder polykristallinen ([[Halbleiter]]-)Rohlingen, sogenannten [[Ingot]]s, hergestellt und dienen in der Regel als [[Substrat (Materialwissenschaft)|Substrat]] (Grundplatte) für [[Elektronisches Bauteil|elektronische Bauelemente]], unter anderem für [[Integrierter Schaltkreis|integrierte Schaltkreise]] (IC, „Chip“), mikromechanische Bauelemente oder photoelektrische Beschichtungen. Bei der Fertigung von mikroelektronischen Bauelementen werden in der Regel mehrere Wafer zu einem [[Los (Produktion)|Los]] zusammengefasst und direkt hintereinander oder auch parallel bearbeitet (vgl. [[Losfertigung]]).

== Aufbau ==
Eine Scheibe besteht in den meisten Fällen aus [[monokristallin]]em [[Silicium]] (Si oder mono-Si), es werden aber auch andere Materialien wie [[Siliciumcarbid]] (SiC), [[Galliumarsenid]] (GaAs) und [[Indiumphosphid]] (InP) verwendet. In der [[Mikrosystemtechnik]] werden auch [[Glas]]-Wafer mit einer Dicke im 1-mm-Bereich verwendet.

[[Datei:Silicon wafer diameter progression.jpg|mini|Wafer von 1 Zoll bis 12 Zoll]]
Die Scheiben werden in verschiedenen Durchmessern gefertigt. Die zurzeit hauptsächlich verwendeten Wafer-Durchmesser (anfänglich in Zoll, später in mm<ref name="anysilicon">{{Internetquelle |url=https://anysilicon.com/does-size-matter-understanding-wafer-size/ |titel=Does size matter? Understanding Wafer Size |hrsg=anysilicon |datum= |sprache=en |abruf=2025-12-24}}</ref>) unterscheiden sich je nach Halbleiterwerkstoff und vorgesehenem Verwendungszweck:

* Si-Wafer: Standard: 150 mm, 200 mm und 300 mm; Entwicklung: 450 mm
* GaAs-Wafer: Standard 2 Zoll, 3 Zoll, 100 mm, 125 mm und 150 mm; Entwicklung: 200 mm

Je größer eine Waferscheibe, desto mehr ICs können darauf untergebracht werden. Da bei größeren Wafern der geometrische Verschnitt kleiner wird, können die ICs kostengünstiger produziert werden. Um die [[Ausbeute (Halbleitertechnik)|Ausbeute]] zu maximieren und wegen der extremen Anforderungen an die Reinheit der Produkte, werden Wafer in [[Reinraum|Reinräumen]] produziert.

=== Wafer Evolution ===
{|class="wikitable" style="text-align:center"
|+ Maße von Standard-Silicium-Wafern<ref name="anysilicon" /><ref>{{Internetquelle |url=http://www.virginiasemi.com/pdf/semi%20specificationsoverview71002.pdf |titel=Your Guide to SEMI Specifications for Si Wafers |hrsg=Virginia Semiconductor |datum=2002-06 |format=PDF; 150 kB |sprache=en |abruf=2010-09-20}}</ref>
|-
! colspan="2" | Bezeichnung !!Dicke !!Einführung
|-
! mm || Zoll || µm || Jahr
|-
|| -|| {{0}}'''1"''' || ? || 1960
|-
|| {{0}}50,8 mm || {{0}}'''2"''' || 275 || 1971
|-
|| {{0}}76,2 mm || {{0}}'''3"''' || 375 || 1973
|-
|| '''100 mm'''{{0|,0}} || {{0}}4" || 525 || 1976
|-
|| '''125 mm'''{{0|,0}} || {{0}}5" || 625 || 1982
|-
|| '''150 mm'''{{0|,0}} || {{0}}6" || 675 || 1988
|-
|| '''200 mm'''{{0|,0}} || {{0}}8" || 725 || 1990
|-
|| '''300 mm'''{{0|,0}} || 12" || 775 || 1997
|-
|| '''450 mm'''{{0|,0}} || 18" || 925 <small>(lt. Spez.<ref>Mark LaPedus: ''[http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=211300360&pgno=1 Industry Agrees on first 450-mm wafer standard].'' EETimes.com, 22. Oktober 2008.</ref>)</small> || ?
|}

<gallery mode="packed">
Datei:Plessey Semiconductors Ltd GaN-on-Silicon microLED arrays on wafer.png|Galliumarsenid-Wafer mit Micro-LED-Feldern
Datei:SiC wafers 6inch.jpg|Optisch teilweise transparente Siliciumcarbid-Wafer
Datei:Front opening shipping box (front side).jpg|300-mm-Silicium-Wafer in einer Wafertransportbox
Datei:Dan Hutcheson CEO of VLSI Research holds a 450mm silicon wafer.jpg|450-mm-Silicium-Wafer
</gallery>

== Produktion ==
[[Datei:Silicon crystal 4 inch interferences 640x480.jpg|mini|Ingot aus monokristallinem Silicium für 4-Zoll-Wafer]]
{{Siehe auch|Liste der Siliziumhersteller}}
Die Waferherstellung beginnt mit einem Block aus einem Halbleitermaterial, der [[Ingot]] genannt wird. Ingots können [[monokristallin]] oder [[polykristallin]] aufgebaut sein und werden zumeist mit einem der folgenden Verfahren hergestellt:
* [[Zonenschmelzverfahren]]
* [[Czochralski-Verfahren]], u. a. das {{lang|en|Liquid-Encapsulated-Czochralski}}-Verfahren (LEC-Verfahren)
* [[Bridgman-Stockbarger-Methode]]
* [[Vertical Gradient Freeze]] (VGF)
* [[Pedestalverfahren]]
* [[Solarzelle#Blockgussverfahren|Blockgussverfahren]] oder Bridgman-Verfahren mit einem kontrollierten Schmelz- und Abkühlungsverlauf, für polykristallines Silicium<ref>Eintrag ''Multikristalliner Ingot = Multisilizium'' im {{Webarchiv |url=http://www.swisswafers.ch/d/market/glossary.htm |text=Glossar |wayback=20110811002312}} zur Silicium-Wafer-Herstellung der Firma Swiss Wafers, abgerufen am 16. April 2010.</ref>

Alle diese Verfahren liefern im Endeffekt mehr oder weniger zylinderförmige oder quadratische Ein- oder Polykristalle, die quer zu ihrer Längsachse in Scheiben, die Wafer, zersägt werden müssen. Um die Präzision für diesen speziellen Schnitt bei möglichst wenig Verschnitt zu optimieren, wurde das ''[[Innenlochtrennen]]'' entwickelt. Die Schneidblätter tragen dabei die Schneidzähne (ggf. Schneid[[diamant]]en) auf der Innenseite einer Innenbohrung, die etwas größer als der Rohlingsdurchmesser sein muss. Mittlerweile hat sich jedoch auch das [[Drahtsägen]], das ursprünglich nur für Solar-Wafer entwickelt wurde, mehr und mehr etabliert.

In der Literatur finden sich spezielle Wafer-Bezeichnungen, die unter anderem angeben, welches Herstellungsverfahren genutzt wurde. So werden beispielsweise Wafer, die mit dem Czochralski-Verfahren hergestellt wurden, als CZ-Wafer bezeichnet. Analog dazu wird die Bezeichnung FZ-Wafer, für Wafer, die mit dem Zonenschmelzverfahren (engl. {{lang|en|float zone}}) hergestellt wurden, verwendet.

Für die meisten Anwendungen müssen die Oberflächen der Wafer optisch spiegelnd poliert sein. Dazu werden die Wafer zunächst [[Läppen|geläppt]] und anschließend mittels einer [[Chemisch-mechanisches Polieren|chemisch-mechanischen Politur]] behandelt, bis die geforderte Oberflächenrauigkeit (wenige [[Nanometer]]) erreicht ist. Weitere wichtige Geometrieparameter von Wafern sind die globalen Dickenschwankungen (englisch ''{{lang|en|total thickness variation}}'', TTV), die Art und Größe der Verwölbung (engl. ''{{lang|en|wafer warp}}'') bzw. Verbiegung (engl. ''{{lang|en|wafer bow}}'') uvm.<ref>{{Literatur |Autor=Sami Franssila |Titel=Introduction to Microfabrication |Verlag=John Wiley and Sons |Datum=2010 |ISBN=978-0-470-74983-8 |Seiten=274–275 |Kommentar=Abschnitt: ''Wafer Mechanical Specifications''}}</ref><ref>''[http://www.mtiinstruments.com/pdf/appnotes/appnotes-wafer_measurement.pdf Thickness, Shape and Flatness Measurement of Semiconductor Wafers] (PDF; 44 kB).'' MTI Instruments Inc. (Übersicht über die Wafer-Geometriecharakteristiken).</ref>

=== Kennzeichnung ===
[[Datei:Wafer flats convention v2.svg|mini|Konventionen für die Kennzeichnung von Siliciumwafern (1–4 Zoll) mit Flats (rote Bereiche)]]

Da für die Verarbeitung der Wafer die exakte Position in der bearbeitenden Maschine wichtig ist, werden die Wafer (bei Galliumarsenid bis 125 mm Durchmesser, bei Silicium bis 150 mm Durchmesser<ref name="Fruehauf60">{{Literatur |Autor=Joachim Frühauf |Titel=Werkstoffe der Mikrotechnik |Verlag=Hanser Verlag |Datum=2005 |ISBN=978-3-446-22557-2 |Seiten=60 |Online={{Google Buch |BuchID=xhYEoqh4o3sC |Seite=60}}}}</ref>) mit sogenannten „[[Flat (Wafer)|Flats]]“ (engl. für »Abflachung«) gekennzeichnet. Dabei wird mit Hilfe eines primären und eventuell eines sekundären Flats angezeigt, welche Winkelorientierung vorliegt und welche [[Kristallorientierung]] die Oberfläche hat (siehe Abbildung). Bei größeren Wafern (für Silicium ab 150 mm Durchmesser<ref name="Fruehauf60" />) werden statt der Flats sogenannte [[Notch (Wafer)|Notches]] (Kerben) eingesetzt. Sie bieten den Vorteil der genaueren Positionierung und verursachen vor allem weniger Verschnitt.

Heutzutage wird außerdem eine eindeutige Waferkennzeichnung als [[Strichcode]], [[Texterkennung|OCR]]-lesbarer Text und/oder [[Datamatrixcode]] per Laser an eine Stelle nahe der Notch am Rand der Waferunterseite geschrieben.

== Wafer-Markt ==

=== Hersteller ===
Wafer werden von spezialisierten Unternehmen der [[Halbleiterindustrie]] hergestellt. Ein [[Halbleiterhersteller]] bezieht sie im Rahmen einer [[Zulieferer]]-[[Erstausrüster|Hersteller]]-Beziehung. Auch in Europa werden Wafer gefertigt, jedoch verliert der Kontinent seit Jahrzehnten den Anschluss. Etwa 75 % der weltweiten Wafer-Produktion erfolgt im [[Asien-Pazifik|asiatisch-pazifischen Raum]], davon 16 % in China.<ref>{{Internetquelle |autor=Sebastian Gerstl |url=https://www.elektronikpraxis.de/china-haelt-16-prozent-der-weltweiten-wafer-kapazitaeten-a-1095195/ |titel=China hält 16 Prozent der weltweiten Wafer-Kapazitäten |werk=Elektronikpraxis |datum=2022-02-14 |sprache=de |abruf=2026-02-05}}</ref>

=== Herstellungskosten ===
Die anfänglichen Kosten für die Produktion von größeren Silicium-Wafern liegen üblicherweise bei den Halbleiter-Equipment-Herstellern (vgl. [[Halbleiterindustrie]]), da sie die Maschinen zum Hantieren und Bearbeiten der Wafer entwickeln müssen. Da aktuelle [[EUV-Lithografie|EUV-Lithographiemaschinen]] zur Bearbeitung von ultrakleinen Strukturen bereits mehrere Millionen bis Milliarden Euro kosten, gibt es seit c. den [[2000er]] Jahren kaum noch Bestrebungen, zusätzlich die Wafergröße zu erhöhen.<ref>{{Internetquelle |url=https://www.asml.com/en/company/about-asml/history |titel=Our history |hrsg=ASML |sprache=en |abruf=2025-12-24}}</ref><ref>{{Internetquelle |autor=Paul McLellan |url=https://community.cadence.com/cadence_blogs_8/b/breakfast-bytes/posts/450mm-wafers |titel=Whatever Happened to 450mm Wafers? |titelerg= |werk= |hrsg=[[Cadence Design Systems|Cadence]] |datum=2022-08-18 |sprache=en |abruf=2025-12-24}}</ref>

Die Herstellungskosten von unstrukturierten Wafern hängen vom Durchmesser und dem Material (Silicium, Germanium, Galliumarsenid usw.) sowie dem Herstellungsverfahren (siehe unten) ab. Die Kosten für bearbeitete Wafer – sogenannte strukturierte Wafer – steigen mit der Anzahl der Prozessschritte erheblich an. Schon nach der Herstellung von [[Grabenisolation|STI]]-Strukturen haben sich die Kosten gegenüber unstrukturierten Wafern mindestens verdoppelt. Neben der Anzahl der durchgeführten Prozessschritte hängen die Kosten auch erheblich von der verwendeten [[Strukturgröße]] ab. Computerchips auf einem durchschnittlichen 200-mm-Wafer mit einer Strukturgröße von 90 nm ([[Technologieknoten|90-nm-Technologie]]) lagen Mitte 2008 bei ca. 850 Euro je Wafer. Die Produktionskosten von Spitzenprodukten (auf 300-mm-Wafern), bei AMD-Grafikkarten in 28-nm-Technologie, bei Intel-Prozessoren in 22-nm-Technologie, liegen jedoch deutlich höher. Je nach Chip-Größe lassen sich auf so einem Wafer einige Dutzend bis einige Hundert Chips herstellen. Nicht in diesen Kosten enthalten sind Aufwendungen, die nach der Chipherstellung entstehen, beispielsweise das Verpacken der Chips in Gehäuse.<ref>[[TSMC]] 2008 Second Quarter Investor Conference, 31. Juli 2008 ([https://investor.tsmc.com/english/encrypt/files/encrypt_file/english/2008/Q2/2Q08%20Presentation.pdf PDF])</ref>

== Wafer in der Photovoltaik ==

In der Photovoltaik werden im Allgemeinen zwei Typen von Wafern unterschieden: polykristalline (auch multikristallin genannt) und monokristalline Wafer. Die Herstellung erfolgt für beide Typen durch Sägen von entsprechenden [[Ingot]]s. Polykristalline Ingots werden aus quaderförmigen polykristallinen Silicium-Blöcken hergestellt, woraus sich die Form der Wafer ergibt (meist quadratisch). Monokristalline Wafer werden hingegen aus zylinderförmigen monokristallinen Ingots geschnitten, wie sie auch für mikroelektronische Anwendungen genutzt werden. Sie besitzen in der Regel eine „pseudoquadratische“ Form, d. h. mit abgerundeten Ecken. Im Unterschied zu quadratisch geschnittenen Wafern fällt bei der Erzeugung aus den runden monokristallinen Ingots weniger Verschnitt an. Ineffiziente, verschnittreiche Verfahren sind kostensteigernd und verschlechtern die Umweltbilanz. Außerdem ist der Verschnitt durch die Schneidhilfsmittel und den Drahtabrieb verunreinigt (und bildet eine [[Suspension (Chemie)|Suspension]]) und kann nur schwer wieder zurückgewonnen werden. Andere Verfahren wie „{{lang|en|edge-defined film-fed growth}}“ (EFG) der [[Schott Solar]] oder „{{lang|en|string ribbon}}“ (SR) der Firma [[Evergreen Solar]] ermöglichen es, sehr dünne Wafer direkt aus der Schmelze zu ziehen.<ref>Jörn Iken: ''[http://www.wallstreet-online.de/diskussion/1134742-741-750/solarworld-vorab-q-zahlen-5-11-gab-es-einen-aktienrueckkauf-im-3-q Ziehen oder Sägen – ein Systemvergleich]'' solarenergie.com. 4. Dezember 2006, abgerufen am 16. August 2010.</ref> Das abwasser-, energie- und abfallintensive [[Drahtsägen]] entfällt hierbei.<ref name="VMS1">{{Internetquelle |autor=Nicole Vormann |url=http://www.greencapital.de/index.php?id=228 |titel=Nachhaltigkeit und Social Responsibility in der Photovoltaik-Industrie |hrsg=Murphy&Spitz |datum=2010-01 |format=Studie |abruf=2010-03-04}}</ref> Die Waferdicke ist mit ca. 200 µm (in der aktuellen Massenproduktion) wesentlich dünner als in der Mikroelektronik. Es werden keine [[Polierverfahren]] verwendet.
Aus den Wafern werden in mehreren nachfolgenden Bearbeitungsschritten [[Solarzelle]]n und hieraus wiederum [[Solarmodul]]e hergestellt.

<gallery mode="packed">
125x125-pseudo-square-monocrystalline-solar.cell.jpg|Pseudoquadratische Solarzelle aus monokristallinem Silicium
Multicrystallinewafer 0001.jpg|Ein [[polykristallin]]er Wafer, wie er für Solarzellen verwendet wird
Sanderson 000601 172213 517370 4578 (36965581605).jpg|Quadratische Silicium-Wafer bei der Solarzellen-Produktion
</gallery>

== Literatur ==

* {{Literatur |Autor=Jie Zhang, Wei Qin, Lihui Wu, Junliang Wang, Youlong Lv, Xiaoxi Wang |Titel=Wafer Fabrication: Automatic Material Handling System |Verlag=De Gruyter |Ort=Berlin ; Boston |Datum=2018 |Sprache=en |ISBN=978-3-11-048690-2}}
* {{Literatur |Autor=Imin Kao, Chunhui Chung |Titel=Wafer Manufacturing: Shaping of Single Crystal Silicon Wafers |Auflage= |Verlag=Wiley |Datum=2021 |Sprache=en |ISBN=978-0-470-06121-3 |DOI=10.1002/9781118696224}}

== Weblinks ==
{{Commonscat|Wafers|Wafer}}
{{Wiktionary}}

== Einzelnachweise ==
<references />

[[Kategorie:Halbleitertechnik]]
[[Kategorie:Silicium]]
[[Kategorie:Mikroelektronik]]

Wafer - Versionsgeschichte

imported>Dein Freund der Baum: /* Aufbau */ Fehlendes Wort ergänzt