imported>Joewees: Identische Daten zusammengefasst

2025-10-21T06:41:27Z

Identische Daten zusammengefasst

Neue Seite

Die '''VIA Apollo-Serie''' von [[VIA Technologies]] ist eine Familie von [[Chipsatz|Chipsätzen]] für PC-[[Hauptplatine]]n. Diese Chipsätze sind geeignet für [[Sockel 5]] bzw. [[Sockel 7]] und unterstützen damit eine große Zahl von Prozessoren verschiedener Unternehmen.

== Modelle ==
=== Apollo Master ===
Der erste Chipsatz von VIA Technologies für den [[Sockel 5]], der '''Apollo Master''' (VT82C570M), kam 1995 auf den Markt und wurde vor allem auf sehr günstigen Mainboards verbaut. Der Chipsatz besteht aus dem „System controller“ VT82C575M, dem „PCI bus controller“ VT82C576M und zwei Instanzen des „Data controllers“ VT82C577M, hat also noch nicht die bei späteren Modellen übliche Aufteilung in [[Northbridge|North-]] und [[Southbridge]]. Der VT82C575M beherbergt den [[Speichercontroller]] des Apollo Master. Er unterstützt sowohl [[Fast Page Mode DRAM|FPM-DRAM]] als auch [[Extended Data Output Random Access Memory|EDO-DRAM]] und kann bis zu 512 MB verwalten. Außerdem übernimmt der VT82C575M Aufgaben zur Anbindung des [[Peripheral Component Interconnect|PCI-Busses]], nämlich die Umwandlung von 64-Bit-Daten in 32-Bit-Daten und die Kommandogenerierung, und stellt Funktionen zur Realisierung des [[ISA-Bus]]ses bereit. Weitere Funktionsblöcke zur Verwaltung von PCI- und ISA-Bus enthält der VT82C576M. Der Apollo Master unterstützt PCI in der Generation 2.1, als maximale [[Transferrate]] zwischen PCI und Systemspeicher wurden vom Hersteller 110 MB/s angegeben. Der VT82C576M verwaltet auch die zwei Kanäle der [[ATA/ATAPI|IDE-Schnittstelle]]. Die IDE-Schnittstelle des Apollo Master unterstützt über den [[Programmed Input/Output#PIO bei Festplatten|PIO-Mode 5]] Transferraten bis zu 22 MB/s. Die beiden, miteinander verbundenen Instanzen des VT82C577M stellen verschiedene [[Puffer (Informatik)|Datenpuffer]] bereit. Der Verbund ist einerseits an den [[Hauptprozessor]], andererseits an den [[DRAM]], den PCI- und den ISA-Bus angeschlossen. Für die Realisierung eines [[Taktgenerator]]s, der [[Echtzeituhr]] mit [[CMOS-RAM|CMOS-Speicher]], der [[Plug and Play|Plug-and-Play]]-Steuerung und des [[PS/2-Schnittstelle|Tastaturcontrollers mit PS/2-Maus-Unterstützung]] wurde von VIA Technologies ein weiterer Chip, nämlich der VT82C416, vorgesehen.

=== Apollo VP ===
Der '''Apollo VP''' (VT82C580VP) wurde 1996 vorgestellt und besteht aus dem „System controller“ VT82C585VP, der „PCI-to-ISA-bridge“ VT82C586 und zwei Instanzen des „Data buffers“ genannten VT82C587VP. Der Speichercontroller des VT82C585VP unterstützt neben FPM- und EDO-DRAM auch [[Synchronous Dynamic Random Access Memory|SDRAM]] mit 66 MHz Speichertakt.

=== Apollo VPX(/97) ===
Als Neuerung gegenüber dem Apollo VP bietet der 1997 eingeführte '''Apollo VPX''' (VT82C580VPX) die Möglichkeit, den [[Front Side Bus]] (FSB) asynchron zum PCI-Bus zu betreiben. Damit wurde die Unterstützung für den [[Cyrix 6x86|Cyrix 6x86PR-200+]], der einen FSB-Takt von 75 MHz besitzt, verbessert bzw. ermöglicht.

Die Variante '''Apollo VPX/97''' deutet an, dass statt der [[VIA Southbridges|VT82C586A Southbridge]] die verbesserte [[VIA Southbridges|VT82C586B Southbridge]] verwendet wird und der Chipsatz damit PC-97 kompatibel ist.

=== Apollo VP2(/97) ===
Der ebenfalls 1997 vorgestellte '''Apollo VP2''' ist der erste VIA-Chipsatz, der Northbridge-übliche Funktionen in nur einem Chip, dem „System controller“ VT82C595, vereinigt. Allerdings unterstützt der VT82C595 nur die synchrone Taktung von FSB und PCI-Bus. Die Taktrate des FSB ist daher auf 66 MHz begrenzt.

Für die Variante '''Apollo VP2/97''' wird statt der Southbridge [[VIA Southbridges|VT82C586A]] die verbesserte [[VIA Southbridges|VT82C586B]] verwendet; sie ist [[PC System Design Guide|PC-97]]-kompatibel. Der Apollo VP2/97 wurde von [[Advanced Micro Devices]] lizenziert und als [[AMD-Chipsätze#K6|AMD 640]] verkauft.

=== Apollo VP3 ===
Mit [[Accelerated Graphics Port|AGP 1.0]] kann dann der '''Apollo VP3''' aufwarten. Ansonsten entspricht er weitestgehend dem Apollo VP2/97.

=== Apollo MVP3 ===
[[Datei:Mvp3logo 2.jpg|mini|MVP3 Logo]]
Der 1998 vorgestellte '''Apollo MVP3''' ergänzt die Eigenschaften des Apollo VP3 um einen mit 100 MHz getakteten [[Front Side Bus]] und unterstützt damit AMDs [[Super Sockel 7|Super7-Konzept]]. Er ist der erste Chipsatz, der die [[AMD K6-2]] und [[AMD K6-III]] Prozessoren mit einem FSB von 100 MHz unterstützt. Der Apollo MVP3 besteht aus der [[Northbridge]] VT82C598MVP, ergänzt um die Southbridge VT82C586B oder VT82C596(B). Während die Kombination mit VT82C586B vom Hersteller für den Einsatz in [[Desktop-Computer]]n vorgesehen war, sollte die Kombination mit VT82C596(B) in [[Notebook]]s Verwendung finden. Tatsächlich wurde die Southbridge VT82C596(B) jedoch auch auf einigen [[Hauptplatine]]n für Desktop-Computer verbaut.

=== Apollo MVP4 ===
Der 1999 eingeführte '''Apollo MVP4''' ist einer der ersten [[Integrated Graphics Processor|IGPs]] und besitzt einen von [[Trident Microsystems]] lizenzierten Blade3D Grafikkern. Ansonsten entspricht er weitestgehend dem Apollo MVP3.

== Modellübersicht ==
{| class="wikitable" style="text-align:center"
! Ausstattung
! Apollo Master (VT82C570M)
! Apollo VP (VT82C580)
! Apollo VPX(/97) (VT82C580VPX)
! Apollo VP2(/97) (VT82C590)
! Apollo VP3
! Apollo MVP3
! Apollo MVP4 IGP
|-
| style="text-align:left" | Bestandteile:
| VT82C575M, VT82C576M, VT82C577M, VT82C416
| VT82C585VP, VT82C587VP, VT82C586
| VT82C585VPX, VT82C587VP, VT82C586A/B
| VT82C595, VT82C586A/B
| VT82C597AT, VT82C586B
| VT82C598MVP, VT82C586B oder VT82C596(B)
| VT8501, VT82C686A
|-
| style="text-align:left" | [[Integrated Graphics Processor|Integrierter Grafikkern]]:
| colspan="6" | —
| [[Trident Microsystems|Trident Blade3D]]
|-
| style="text-align:left" | Maximaler FSB-Takt:
| colspan="2" | 66 MHz
| 75 MHz
| colspan="2" | 66 MHz
| colspan="2" | 100 MHz
|-
| style="text-align:left" | Unterstützte DRAM-Standards:
| FPM, EDO
| colspan="6" | FPM, EDO, SDRAM
|-
| style="text-align:left" | Maximaler DRAM-Ausbau:
| colspan="4" | 512 MB
| colspan="3" | 768 MB
|-
| style="text-align:left" | AGP-Kompatibilität:
| colspan="4" | —
| colspan="2" | 1.0 (1×, 2×)
| 2.0 (1×, 2×, 4×)
|-
| style="text-align:left" | Southbridge-Verbindung:
| —
| colspan="6" | PCI
|}

== Literatur ==
* [http://pdf.datasheetarchive.com/indexerfiles/Datasheet-029/DSA00514868.pdf Datenblatt des Apollo Master, Juni 1995.] (PDF)
* [http://pdf.datasheetarchive.com/indexerfiles/Datasheet-04/DSA0070455.pdf Datenblatt des Apollo VP, Februar 1996.] (PDF)
* [http://pdf.datasheetarchive.com/datasheetsmain/Datasheets-309/49050.pdf Datenblattsammlung zu den Chipsätzen Apollo VPX, VP2, VP3 und MVP3] (PDF)
* [http://pdf.datasheetarchive.com/indexerfiles/Datasheet-02/DSA0025285.pdf Datenblatt des Apollo MVP4, Revision 1.3, 1. Februar 2000.] (PDF)

{{Navigationsleiste VIA-Chipsätze}}

[[Kategorie:Chipsatz]]

[[en:VIA chipsets]]

VIA Apollo - Versionsgeschichte

imported>Joewees: Identische Daten zusammengefasst