https://wiki-de.moshellshocker.dns64.de/index.php?action=history&feed=atom&title=Und-GatterUnd-Gatter - Versionsgeschichte2026-05-30T07:53:57ZVersionsgeschichte dieser Seite in Wikipedia (Deutsch) – Lokale KopieMediaWiki 1.43.8https://wiki-de.moshellshocker.dns64.de/index.php?title=Und-Gatter&diff=27604&oldid=prev~2026-17557-48: /* Realisierung */ Rechtschreibfehler korrigiert2026-03-20T19:47:30Z<p><span class="autocomment">Realisierung: </span> Rechtschreibfehler korrigiert</p>
<p><b>Neue Seite</b></p><div>{{Gatter}}<br />
Ein '''Und-Gatter''' ist ein [[Logikgatter|Gatter]] mit mehreren Eingängen und einem Ausgang, bei dem der Ausgang eine 1 liefert, wenn an allen Eingängen 1 anliegt.<br />
Es entspricht dem [[Konjunktion (Logik)|Logischen UND]]. In der [[Schaltalgebra]] wird die UND-Verknüpfung durch • (Mal), & oder ∧ dargestellt und wird auch als [[Konjunktion (Logik)|Konjunktion]] bezeichnet.<br />
<br />
== Übersicht ==<br />
{| class="wikitable"<br />
|-<br />
! rowspan="2"| Funktion<br />
! colspan="3"| Schaltsymbol<br />
! rowspan="2"| [[Wahrheitstabelle]]<br />
! rowspan="2"| Relais-Logik<br />
|- class="hintergrundfarbe5"<br />
| [[International Electrotechnical Commission|IEC]] 60617-12<br />
| US [[ANSI]] 91-1984<br />
| [[DIN]] 40700 (vor 1976)<br />
|-<br />
| <math>Y = A \wedge B</math><br /><br /><math>Y = A\cdot B</math><br /><br /><math>Y = A\,B</math><br />
| [[Datei:IEC AND label.svg|125px|rahmenlos|alt=|klasse=skin-invert|zentriert]]<br />
| [[Datei:Logic-gate-and-us.svg|125px|rahmenlos|alt=|klasse=skin-invert|zentriert]]<br />
| [[Datei:Logic-gate-and-de.svg|125px|rahmenlos|alt=|klasse=skin-invert|zentriert]]<br />
|<br />
{| class="wikitable centered" style="text-align:center"<br />
|-<br />
! style="width:33%;"| A<br />
! style="width:33%;"| B<br />
! Y&nbsp;=&nbsp;A&nbsp;∧&nbsp;B<br />
|-<br />
| {{Nein-Feld|0}} || {{Nein-Feld|0}} || {{Nein-Feld|'''0'''}}<br />
|-<br />
| {{Nein-Feld|0}} ||{{Ja-Feld|1}} || {{Nein-Feld|'''0'''}}<br />
|-<br />
| {{Ja-Feld|1}} || {{Nein-Feld|0}} || {{Nein-Feld|'''0'''}}<br />
|-<br />
| {{Ja-Feld|1}} || {{Ja-Feld|1}} || {{Ja-Feld|'''1'''}}<br />
|}<br />
| [[Datei:Relay and.svg|150px|rahmenlos|alt=|klasse=skin-invert]]<br />
|}<br />
<br />
== Und-Gatter mit größerer Anzahl von Eingängen ==<br />
Ein Und-Gatter hat standardmäßig zwei Eingänge (AND<sub>2</sub>), jedoch stehen auch Und-Gatter mit mehr als zwei Eingängen im Handel zur Verfügung. Die Schaltsymbole entsprechen dem eines AND<sub>2</sub>-Gatters mit zusätzlichen Eingängen.<br />
<br />
Die untenstehende Abbildung zeigt links ein Und-Gatter mit drei Eingängen (AND<sub>3</sub>) und in der Mitte einen möglichen Aufbau eines AND<sub>3</sub>-Gatters: Der Ausgang des ersten Und-Gatters wird an einen Eingang des zweiten angeschlossen.<br />
<br />
In Logikfamilien wie [[CMOS]] können Und-Gatter effizienter durch [[Kaskadierung]] von [[NAND-Gatter|NAND]]- und [[NOR-Gatter|NOR]]-Gattern implementiert werden. Dies benötigt weniger Transistoren und ist deutlich schneller als eine entsprechende Kaskadierung von Und-Gattern.<ref>{{Internetquelle |autor=Norman Hendrich |url=https://tams.informatik.uni-hamburg.de/applets/hades/webdemos/10-gates/00-gates/andbig.html |titel=AND gate (12 inputs) |hrsg=Universität Hamburg |abruf=2024-02-04}}</ref> Ein Beispiel ist in der rechten Abbildung dargestellt.<br />
<br />
<gallery class="skin-invert-image" widths="150"><br />
3-Und-Gatter-Schaltsymbol DIN40700.png|Schaltsymbol AND<sub>3</sub><br />
AND3 aus AND2 DIN40700.png|Möglicher Aufbau eines AND<sub>3</sub>-Gatters<br />
12-input AND gate from NAND and NOR.svg|UND-Gatter mit 12 Eingängen, realisiert mit NAND- und NOR-Gattern<br />
</gallery><br />
<br />
== Realisierung ==<br />
UND-Gatter werden als integrierte Schaltung (IC) von vielen Herstellern produziert.<br />
Standardbausteine dieser Art sind z.&nbsp;B. unter der Bezeichnung „7408“ in [[Transistor-Transistor-Logik|TTL]]-Technik und als „74HC08“ in CMOS-Technologie erhältlich und beinhalten vier UND-Gatter mit jeweils zwei Eingängen. Die genaue Bauteilbezeichnung ist herstellerabhängig. Logik-Gatter dieser Art sind für wenige Cent im Elektronik-Fachhandel erhältlich.<br />
<br />
=== CMOS ===<br />
Das Bild rechts zeigt das Schaltbild eines Und-Gatters in [[CMOS]]-Technologie. Liegt an den Eingängen A und B High-Potential an, dann leiten T3 und T4, wobei T1 und T2 sperren. Dadurch liegt an T5 und T6 Low-Potential an und T5 leitet und T6 sperrt, weswegen am Ausgang&nbsp;Y High-Potential anliegt. Bei allen anderen Eingangszuständen liegt Low-Potential am Ausgang, weil T6 leitet.<br />
<br />
T1 bis T4 bilden hierbei ein [[NAND-Gatter]] und T5 und T6 einen [[Nicht-Gatter|Inverter]]. Dies ist unten links dargestellt. Durch die zusätzlich erforderlichen Transistoren und die dadurch verursachte zusätzliche Laufzeit ist ein AND-Gatter in CMOS weniger effizient als ein NAND-Gatter.<br />
<br />
<gallery class="skin-invert-image" widths="200" heights="150"><br />
AND gate from NAND gate and inverter.svg|UND-Gatter aus einem NAND-Gatter und einem Inverter<br />
Cmos and.svg|Schaltbild eines UND-Gatters in CMOS<br />
</gallery><br />
<br />
== Literatur ==<br />
* {{BibISBN|3-540-42849-6}}<br />
<br />
== Weblinks ==<br />
{{Commonscat|AND gates}}<br />
== Einzelnachweise ==<br />
<references /><br />
<br />
[[Kategorie:Digitale Schaltungstechnik]]<br />
[[Kategorie:Schaltalgebra]]</div>~2026-17557-48