imported>CyberOne25: /* Einzelnachweise */

2025-11-16T20:02:43Z

Einzelnachweise

Neue Seite

[[Datei:TLB.png|mini|400px|rechts|Technischer Ablauf eines Speicherzugriffs]]
[[Datei:MMU principle updated.png|miniatur|hochkant=1.4|Schematischer Ablauf der Umrechnung einer virtuellen in eine physische Adresse<ref name="TanenMOS" details="S. 223.">[[Andrew S. Tanenbaum]]: ''Moderne Betriebssysteme.'' 2., überarbeitete Auflage. Pearson Studium, 2003, ISBN 3-8273-7019-1.</ref>]]

Der Begriff '''Übersetzungspuffer''' oder englisch '''Translation Lookaside Buffer''' (TLB, vgl. auch [[Cache]]) bezeichnet eine funktionale Einheit der Speicherverwaltung von selbst nachladenden [[Memory Management Unit|Speicherverwaltungseinheiten (MMU)]].

Wenn [[virtueller Speicher]] verwendet wird, muss zu den virtuellen Adressen die jeweils zugehörige physische Adresse ermittelt werden. Dabei wird die virtuelle Adresse bei der [[x86-Architektur]] in meist drei Arbeitsschritten mit Hilfe der [[Segmentierung (Speicherverwaltung)|Segment-]] und der meist baumartig organisierten [[Seitentabelle]] zur physischen Adresse umgesetzt; andere Architekturen ([[ARM-Architektur|ARM]], [[PowerPC]], [[MIPS-Architektur|MIPS]] etc.) arbeiten ähnlich. Da diese Arbeitsschritte verhältnismäßig zeitintensiv sind, werden die zuletzt ermittelten Adressen der physischen [[Speicherseite|Speicherseiten]] im TLB [[Cache|zwischengespeichert]], wodurch erneute Zugriffe auf Adressen in diesen Seiten nicht aufwändig neu ermittelt werden müssen, sondern aus dieser Liste entnommen werden können. Der TLB kann eine begrenzte Menge dieser Referenzen halten (üblicherweise nicht mehr als 1024 Einträge) und kann dadurch die Ausführung von Speicherzugriffen deutlich beschleunigen. Dies wird über [[Assoziativspeicher|assoziative Ordnungsregister]] realisiert, die parallele Zugriffe erlauben. Durch seinen Aufbau ist der TLB pro Eintrag vergleichsweise teuer gegenüber anderen flüchtigen Speichern wie z. B. RAM.

== {{Anker|Page Global Enable|PGE}}Page Global ==
Seit dem [[Intel Pentium Pro]] ist mit ''{{lang|en|Page Global Enable}}'' (PGE) auf der [[x86-Architektur]] ein Flag implementiert, das es erlaubt, eine Speicherseite ({{enS|page}}) mit gesetztem G-Bit (für „global“) nach erfolgter Speicherumsetzung permanent im TLB vorzuhalten. Dadurch wird die Adresse, z. B. bei einem Prozesswechsel, nicht aus dem TLB entfernt. Dafür muss „PGE“ im Steuerregister CR4 eines [[x86-Prozessor]]s aktiviert werden.<ref>{{Literatur |Autor=Wolfram Schiffmann, Helmut Bähring, Udo Hönig |Titel=Technische Informatik 3 – Grundlagen der PC-Technologie |Verlag=Springer-Verlag |Ort=Berlin, Heidelberg |Datum=2011 |Kapitel=2.3 Seitenorientierte Speicherverwaltung |Seiten=93 |ISBN=978-3-642-16811-6 |Online={{Google Buch |BuchID=GzIiBAAAQBAJ |Seite=93}} |Zitat=PGE (Page Global Enable): Nur wenn dieses Bit gesetzt ist, kann eine Seite durch ihr G-Bit (Global, s. u.) für so wichtig erklärt werden, dass ihre einmalig ausgeführte Adressumsetzung permanent im TLB gespeichert wird, also z. B. bei einem Prozesswechsel nicht daraus entfernt wird.}}</ref>

== Einzelnachweise ==
<references />

{{Normdaten|TYP=s|GND=4620645-0}}

[[Kategorie:Rechnerarchitektur]]
[[Kategorie:Speicherverwaltung]]

Translation Lookaside Buffer - Versionsgeschichte

imported>CyberOne25: /* Einzelnachweise */