https://wiki-de.moshellshocker.dns64.de/index.php?action=history&feed=atom&title=Supplemental_Streaming_SIMD_Extensions_3 2026-05-23T13:03:26Z Versionsgeschichte dieser Seite in Wikipedia (Deutsch) – Lokale Kopie MediaWiki 1.43.8 https://wiki-de.moshellshocker.dns64.de/index.php?title=Supplemental_Streaming_SIMD_Extensions_3&diff=553238&oldid=prev 2022-02-06T21:11:48Z

<p></p> <p><b>Neue Seite</b></p><div>&#039;&#039;&#039;SSSE3&#039;&#039;&#039; ({{lang|en|&#039;&#039;&#039;&#039;&#039;S&#039;&#039;&#039;upplemental &#039;&#039;&#039;S&#039;&#039;&#039;treaming [[SIMD|&#039;&#039;&#039;S&#039;&#039;&#039;IMD]] &#039;&#039;&#039;E&#039;&#039;&#039;xtensions &#039;&#039;&#039;3&#039;&#039;&#039;&#039;&#039;}}) bezeichnet die mit [[Intel]]s [[Intel-Core-Mikroarchitektur|Core-Architektur]] eingeführten Erweiterungen des [[Streaming SIMD Extensions 3|SSE3]]-Befehlssatzes. Firmenintern werden auch die Bezeichnungen {{lang|en|&#039;&#039;Tejas New Instructions&#039;&#039;}} (TNI) oder {{lang|en|&#039;&#039;Merom New Instructions&#039;&#039;}} (MNI) verwendet. SSSE3 wird fälschlicherweise oft als [[Streaming SIMD Extensions 4|SSE4]] bezeichnet, jedoch stellt SSE4 eine vollkommen andere Befehlssatzerweiterung dar.<br /> <br /> == Neue Befehle ==<br /> SSSE3 erweitert den [[Streaming SIMD Extensions 3|SSE3]]-Befehlssatz um 16 neue Befehle. Da diese sowohl auf 64-Bit-MMX-Register als auch auf 128-Bit-SSE-Register angewendet werden können, gibt Intel an, es seien 32 Befehle.&lt;ref&gt;{{Webarchiv |url=http://download.intel.com/design/processor/manuals/253667.pdf |text=&#039;&#039;Intel® 64 and IA-32 Architectures Software Developer’s Manual Volume 2B: Instruction Set Reference, N-Z.&#039;&#039; Ordernumber 253667-037US, Januar 2011|wayback=20110428183742}}&lt;/ref&gt;<br /> <br /> *&#039;&#039;psignw, psignd, psignb&#039;&#039;<br /> *&#039;&#039;pshufb&#039;&#039;<br /> *&#039;&#039;pmulhrsw, pmaddubsw&#039;&#039;<br /> *&#039;&#039;phsubw, phsubsw, phsubd&#039;&#039;<br /> *&#039;&#039;phaddw, phaddsw, phaddd&#039;&#039;<br /> *&#039;&#039;palignr&#039;&#039;<br /> *&#039;&#039;pabsw, pabsd, pabsb&#039;&#039;<br /> <br /> SSSE3 wurde als Teil der [[Intel-Core-Mikroarchitektur]] präsentiert, und erstmals in den Prozessorkernen &#039;&#039;Merom&#039;&#039; ([[Notebook]]), &#039;&#039;Allendale&#039;&#039;/&#039;&#039;Conroe&#039;&#039; ([[Desktop-Computer|Desktop]]) und &#039;&#039;Woodcrest&#039;&#039; ([[Host (Informationstechnik)|Server]]) integriert.<br /> <br /> == CPUs mit SSSE3 ==<br /> *[[Intel Atom]] (alle Prozessoren)<br /> *[[Intel Celeron]] (ab Prozessorkern &#039;&#039;Conroe-L&#039;&#039;)<br /> *[[Intel Celeron M]] (ab Prozessorkern &#039;&#039;Merom-1024&#039;&#039;)<br /> *alle Prozessoren der [[Intel Core 2|Intel-Core-2-Serie]]<br /> *alle Prozessoren der [[Intel-Core-i-Serie]]<br /> *[[Intel Pentium Dual-Core]]<br /> *[[Intel Xeon (Core)|Intel Xeon]] (ab Prozessorkern &#039;&#039;Woodcrest&#039;&#039;)<br /> *[[VIA Nano]]<br /> *[[AMD Bulldozer]]<br /> *[[AMD Fusion]]<br /> *[[Zen (Mikroarchitektur)|AMD Ryzen]]<br /> <br /> == Fußnoten ==<br /> &lt;references /&gt;<br /> <br /> {{Navigationsleiste x86-Erweiterungen}}<br /> <br /> {{SORTIERUNG:Ssse3}}<br /> [[Kategorie:Prozessorarchitektur nach Befehlssatz]]<br /> [[Kategorie:Intel]]</div>

imported>Cepheiden