~2025-41231-89: Zeit in Vergangenheit geändert

2026-02-22T16:38:35Z

Zeit in Vergangenheit geändert

Neue Seite

'''SuperH''' ('''SH''') ist eine [[Reduced Instruction Set Computer|RISC]]-artige [[Prozessorarchitektur]]. Sie wurde ursprünglich von [[Hitachi (Unternehmen)|Hitachi]] entwickelt. Seit 2001 wurde die Entwicklung von SuperH Inc. weitergeführt, einem Gemeinschaftsunternehmen von Hitachi und [[STMicroelectronics]].<ref name="golem">{{Internetquelle |url=https://www.golem.de/0202/18464.html |autor=Christian Klaß |hrsg=[[golem.de]] |titel=SH5-100 - Erster SH-5-Prozessorkern von SuperH |titelerg=64-Bit-Embedded-RISC-Prozessor für Multimedia-Anwendungen |datum=2002-02-25 |abruf=2022-02-08}}</ref>

Seit 2003 wurde die Weiterentwicklung durch [[Renesas Electronics]] fortgeführt, die aus der Hitachi-Halbleitersparte und [[Mitsubishi Electric]] hervorging. Im ersten Halbjahr 2021 wurde auf der SuperH-Seite der Renesas-Website der Hinweis ergänzt, dass einige der Produkte veraltet ''(obsolete)'' sind und nicht mehr bei neuen Designs verwendet werden sollten.<ref>{{Webarchiv |wayback=20210514080416 |url=https://www.renesas.com/us/en/products/microcontrollers-microprocessors/other-mcus-mpus/superh-risc-engine-family-mcus |text=SuperH-Seite bei Renesas mit der Abkündigung einiger Produkte}}</ref> Im Verlauf des zweiten Halbjahrs 2022 wurde diese Abkündigung auf alle SuperH-Produkte ausgeweitet.<ref>{{Webarchiv |wayback=20221129204523 |url=https://www.renesas.com/us/en/products/microcontrollers-microprocessors/other-mcus-mpus/superh-risc-engine-family-mcus |text=SuperH-Seite bei Renesas mit der Abkündigung aller Produkte}}</ref>

Die Architektur war in [[Japan]] sehr verbreitet und wurde weltweit in vielen [[eingebettetes System|eingebetteten Systemen]] speziell in [[Automotive]]-Applikationen genutzt. Sie verbraucht nur sehr wenig Strom und ist relativ kostengünstig. Die [[HP Jornada|Jornada-Reihe]] von [[HP Inc.|HP]] basierte auf SH-Prozessoren.

Insgesamt gibt es bis heute fünf Generationen.

== Generationen ==
{|class="wikitable float-right" style="text-align:right"
|-
|+ Vergleich der Generationen<ref name="FumioArakawa" />
! rowspan="2" | !! rowspan="2" | Taktfrequenz<br />in MHz !! colspan="3" | [[Rechenleistung]] !! rowspan="2" | Bild
|-
! [[Instruktionen pro Sekunde|MIPS]] !! MOPS !! [[GFLOPS]]
|-
! SH-1
| 20 || 20 || || || [[Datei:Casio-Loopy-Motherboard-FL (cropped) SuperH HD6437021.jpg|130px|alt=SH-1-Prozessor]]
|-
! SH-2
| 28,7 || 78 || 120 || || [[Datei:HD6417095 01.jpg|130px|alt=SH-2-Prozessor]]
|-
! SH-3
| 200 || 260 || 400 || || [[Datei:HD6417709A 02.jpg|130px|alt=SH-3-Prozessor]]
|-
! SH-4
| 200 || 480 || || 1,9 || [[Datei:SH7091 01.jpg|130px|alt=SH-4-Prozessor]]
|-
! SH-5
| 400 || 700 || 9600 || 2,8 ||
|-
! ''SH-6''
| || >2000 || >24000 || >7,0 ||
|}
=== SH-1 ===
Die SH-1 ist ein klassischer 32-Bit-Prozessor mit einem maximalen Takt von 20 MHz. Diese Version wurde als Prozessor in [[Casio]]s Spielkonsole [[Casio Loopy|Loopy]], als Koprozessor in [[Sega]]s Spielkonsole [[Sega Saturn|Saturn]] sowie u. a. im [[ISDN-Karte|ISDN-Adapter]] [[ELSA Technology|ELSA]] TanGo 1000 und im Analog[[modem]] ELSA Microlink 56k Internet II verwendet. Es gab keine weitere Vermarktung oder Lizenzierung.

=== SH-2 ===
Die SH-2 entspricht in großen Teilen der SH-1, nur dass die SH-2-CPU mit bis zu 28,7 MHz getaktet war. Sie kam als Hauptprozessor im [[Sega Saturn]] zum Einsatz. Eine mit 23 MHz getaktete Version kam in Segas [[Sega 32X|32X]]-[[Hardware]]erweiterung zum Einsatz. Auch hier fand keine weitere Vermarktung oder Lizenzierung statt.
Außerdem kam die SH-2 unter anderem auf den [[Arcade-System|Arcadeplatinen]] ''Kaneko Super Nova System'' und ''Psikyo SH2'' zum Einsatz. Ein bekanntes Spiel ist z. B. ''Strikers 1945 II'' von [[Psikyo]], welches unter anderem für die [[PlayStation]] und den [[Sega Saturn]] umgesetzt wurde.

In eingebetteten Systemen wurden kostengünstige Controller der SH-2-Serie noch längere Zeit eingesetzt, insbesondere im Automobilbereich zur [[Motorsteuerung]].

Eine Weiterentwicklung des SH-2-Kerns ist der SH-2A-Kern, der bis 200 MHz schnell getaktet wird und vor allem im Automobil- und [[Mobilfunk]]bereich Einsatz fand.

=== SH-3 ===
Wie ihre Vorgänger ist die SH-3 auch eine 32-Bit-CPU, die mit bis zu 200 MHz getaktet wurde und eine Speicherverwaltungseinheit (engl.: ''[[Memory Management Unit]]'', MMU) enthält. Eine Spezialform der SH-3 ist die SH3-DSP, auch als SHmobile bekannt. Hauptsächlich [[Mobiltelefon]]e nutzten diese Form. Weiterhin fand der SH3-DSP auch Verwendung als [[Digitaler Signalprozessor]] im Musikbereich, zum Beispiel in der ''Electribe MX'' der Firma [[KORG]].

=== SH-4 ===
Die SH-4 ist ein 32-Bit-Mikroprozessor (64-Bit bei Verwendung von [[Doppelte Genauigkeit|Double-Precision]]-[[Mikrobefehl]]en) mit einer integrierten 128-Bit-[[Floating Point Unit|FPU]] (Floating Point Unit), welche durch eine Vektoreinheit ([[Vektorprozessor|VPU]]) ergänzt wird. Die Leistung beläuft sich auf rund 360 MIPS (Millionen Instruktionen pro Sekunde), die Gleitkommaeinheit liefert an die 1,4 Milliarden Fließkomma-Operationen in der Sekunde (Giga-[[FLOPS]], oder kurz GFLOPs). Der mit rund 200 MHz getaktete RISC-Prozessor diente als CPU in der Videospielkonsole [[Sega Dreamcast]], dem Nachfolger des [[Sega Saturn]]. Ebenso wie die Vorgänger war auch der SH-4 in der Automobilindustrie verbreitet. Beispielsweise kommt ein mit 400 MHz getakteter SH-4 bei Mercedes-Benz in der [[Head Unit]] [[Audio 50 APS]] der [[Mercedes-Benz Baureihe 204|3. Generation der C-Klasse]] (W204; 2007–2015) zum Einsatz und eine mit 600 MHz getaktete Version im APS-50 der [[Mercedes-Benz Baureihe 212|4. Generation der E-Klasse]] (W212; 2009–2016). Ebenso begann [[BMW]] den SH-4 ab 2004 als Application-Prozessor in ihren Head Units zu verwenden, wobei er als erstes in der 5er-Reihe [[BMW E60|E60]] seinen Einsatz fand und später in folgenden Modellen Einzug hielt.

=== SH-5 ===
SH-5 ist die erste [[64-Bit]]-CPU in der SuperH-Linie und enthält eine optionale vektorfähige 128-Bit-FPU. Diese soll den Prozessorkern bei [[3D-Grafik]]berechnungen unterstützen. Laut SuperH schafft sie bis zu vier Multiplikations- und drei Additions-Operationen pro Taktzyklus, was bei einer Taktrate von 400 MHz in eine Leistung von 2,8 [[GFLOPS]] resultieren soll. Die zusätzlichen [[SIMD]]-Instruktionen sollen bei typischen Bild- und Audio-Berechnungen 9,6 GOPS erreichen. Bei einer Taktrate von 400 MHz soll der SH-5 eine Rechenleistung von 700 [[Instruktionen pro Sekunde|MIPS]] erzielen und dabei eine Leistungsaufnahme von weniger als 400 mW haben.<ref name="FumioArakawa">{{Internetquelle |url=https://old.hotchips.org/wp-content/uploads/hc_archives/hc13/2_Mon/05hitachi.pdf |titel=SH-5: A First 64-bit SuperH Core with Multimedia Extension |autor=Fumio Arakawa |hrsg=Hitachi, Ltd. |format=PDF; 617 kB |datum=2013-07-27 |abruf=2022-02-08}}</ref><ref name="golem" />

=== SH-6 ===
SH-6 war eine angekündigte, aber nie umgesetzte Weiterentwicklung. Sie sollte über 2 GIPS, über 7 GFLOPS und über 24 GOPS erreichen.<ref name="FumioArakawa" />

== Weblinks ==
{{Commonscat}}
* [https://www.renesas.com/us/en/products/microcontrollers-microprocessors/other-mcus-mpus/superh-risc-engine-family-mcus Renesas SuperH-Homepage]
* [http://www.netbsd.org/ports/sh3/ NetBSD-Port für SuperH-3]
* [https://www.t2-project.org T2 SDE] ([[T2 SDE|Linux für SuperH]])

== Einzelnachweise ==
<references />

[[Kategorie:Mikroprozessor]]
[[Kategorie:Prozessorarchitektur]]

SuperH - Versionsgeschichte

~2025-41231-89: Zeit in Vergangenheit geändert