imported>Skranon am 27. August 2025 um 17:13 Uhr

2025-08-27T17:13:51Z

Neue Seite

{{Infobox CPU-Sockel
| Name = Sockel 1156
| Bild = [[Datei:Asus P7P55-M LGA 1156.jpg|300px]]
| Jahr = September [[2009]]
| Bauart = [[Land Grid Array|LGA]]
| Kontakte = 1156
| Prozessoren = 1. [[Intel-Nehalem-Mikroarchitektur|Nehalem]] 1. [[Intel-Nehalem-Mikroarchitektur#Westmere|Westmere]]
| Vorgänger-Sockel = [[Sockel 775|LGA 775]] [[Sockel 771|LGA 771]]
| Nachfolger-Sockel = [[Sockel 1155|LGA 1155]]
| RAM = [[DDR-SDRAM#DDR3-SDRAM|DDR3]]
}}

Der '''Sockel 1156''' (auch LGA1156 oder Sockel H genannt) ist ein [[Prozessorsockel]] für die Prozessorserie [[Intel-Nehalem-Mikroarchitektur|Nehalem-Mikroarchitektur]] [[Intel Core i3]], [[Intel Core i5|Core i5]] und [[Intel Core i7|Core i7]].<ref>{{Internetquelle |autor=Terence Lee |url=http://vr-zone.com/articles/intel-replaces-45nm-havendale-w-32nm-clarkdale/6558.html?doc=6558 |titel=Intel Replaces 45nm Havendale w/ 32nm Clarkdale |werk=VR-ZONE |datum=2009-02-10 |sprache=en |offline=1 |archiv-url=https://web.archive.org/web/20160524051302/http://vr-zone.com/articles/intel-replaces-45nm-havendale-w-32nm-clarkdale/6558.html?doc=6558 |archiv-datum=2016-05-24 |abruf=2023-09-21}}</ref> Sein inkompatibler Nachfolger ist der [[Sockel 1155]].

Der Übergang von der [[Intel-Core-Mikroarchitektur|Core-]] auf die [[Intel-Nehalem-Mikroarchitektur|Nehalem-Mikroarchitektur]] erforderte einen neuen Sockel. Bei Prozessoren für den Sockel 1156 sind der [[Speichercontroller]] und der PCIe-Controller im Prozessor integriert. Der Sockel muss dementsprechend zusätzliche Anschlüsse für den Speicherbus und PCIe-Lanes bereitstellen. Durch die Integration des für breitbandige Datentransfers vorgesehenen PCIe-Controllers auf den CPU-Chip erübrigt sich eine [[Northbridge]] für diese Aufgabe. An die CPU wird deswegen nur noch eine leicht modifizierte [[Southbridge]] angebunden, die als Intel ''Platform Controller Hub'' (PCH) bezeichnet wird. Der PCH wird, wie bei Intels Southbridges üblich, mit einem ''[[Direct Media Interface]]'' (DMI) angebunden.<ref>{{Internetquelle |url=http://www.intel.com/Assets/PDF/datasheet/322169.pdf |titel=Intel 5 Series Chipset and Intel 3400 Series Chipset: Datasheet |werk=Intel |datum=2009-09 |format=PDF; 4,8 MB |sprache=en |offline=ja |archiv-url=https://web.archive.org/web/20091007022850/http://www.intel.com/Assets/PDF/datasheet/322169.pdf |archiv-datum=2009-10-07 |abruf=2023-09-21 |archiv-bot=2024-05-12 00:36:35 InternetArchiveBot }}</ref>

== ''Serie 5''-Chipsatz ==
(Quelle: <ref>{{Internetquelle |url=https://www.intel.de/content/www/de/de/ark/products/series/98462/intel-5-series-chipsets.html |titel=Intel 5er Chipsätze |werk=Intel |sprache=de |abruf=2025-01-16}}</ref>)

{| class="wikitable" style="text-align:center"
|-
! colspan="2" |
! H55<ref>[https://www.intel.de/content/www/de/de/products/sku/42703/intel-h55-express-chipset/specifications.html Intel H55 Express-Chipsatz]</ref>
! P55<ref>[https://www.intel.de/content/www/de/de/products/sku/42690/intel-p55-express-chipset/specifications.html Intel P55 Express-Chipsatz]</ref>
! H57<ref>[https://www.intel.de/content/www/de/de/products/sku/42700/intel-h57-express-chipset/specifications.html Intel H57 Express-Chipsatz]</ref>
! Q57<ref>[https://www.intel.de/content/www/de/de/products/sku/42706/intel-q57-express-chipset/specifications.html Intel Q57 Express-Chipsatz]</ref>
|-
! colspan="2" style="text-align:left" | [[Übertakten|Übertaktung]]
| colspan="3" | {{Yes}}
| {{no}}
|-
! colspan="2" style="text-align:left" | CPU-Unterstützung
| colspan="4" | [[Intel-Nehalem-Mikroarchitektur|Nehalem]] und [[Intel-Nehalem-Mikroarchitektur#Westmere|Westmere]]
|-
! rowspan="2" style="text-align:left" | Speicherunterstützung
! [[Random-Access Memory|RAM]]
| colspan="4" | [[DDR-SDRAM#DDR3-SDRAM|DDR3]]
|-
! ECC
| colspan="4" | {{no}}
|-
! colspan="2" style="text-align:left" | [[Universal Serial Bus|USB]] [[Universal Serial Bus#USB 2.0|2.0]]-Anschlüsse
|12
| colspan="3" | 14
|-
! colspan="2" style="text-align:left" | [[Serial ATA|SATA]] 3-Gbit/s-Anschlüsse
| colspan="4" | 6
|-
! rowspan="2" | [[PCI Express|PCIe]]-Unterstützung (maximal)
! 2.0 (CPU)
| colspan="4" | 1×16
|-
! 2.0 ([[Platform Controller Hub|PCH]])
| 6
| colspan="3" | 8
|-
! colspan="2" style="text-align:left" | Unterstützte Bildschirme
| 2
| -
| colspan="2" | 2
|-
! colspan="2" style="text-align:left" | [[RAID]]-Unterstützung
| colspan="4" | {{no}}
|-
! colspan="2" style="text-align:left" | Intel-Anti-Theft-Technologie
| colspan="3" | {{no}}
| {{Yes}}
|-
! colspan="2" style="text-align:left" | Intel-[[Trusted Execution Technology|Trusted-Execution]] und [[Intel vPro|vPro]]-Technologie
| colspan="3" | {{no}}
| {{Yes}}
|-
! colspan="2" style="text-align:left" | Maximale Verlustleistung [[Thermal Design Power|TDP]]
| 5,2 W
| 4,7 W
| 5,2 W
| 5,1 W
|-
! colspan="2" style="text-align:left" | Fertigungsprozess
| colspan="4" | 65 nm
|-
! colspan="2" style="text-align:left" | Markteinführung
| Q1 2010
| Q3 2009
| colspan="2" | Q1 2010
|}

== Siehe auch ==
* [[Liste der Intel-Core-i-Prozessoren]]
* [[Liste der Intel-Prozessoren]]

== Weblinks ==
{{commonscat|Socket 1156|Sockel 1156}}

== Einzelnachweise ==
<references />

{{Navigationsleiste Intel-Sockel}}

[[Kategorie:Prozessorsockel]]
[[Kategorie:Intel]]

Sockel 1156 - Versionsgeschichte

imported>Skranon am 27. August 2025 um 17:13 Uhr