imported>Thomas Dresler: Kommasetzung

2024-04-21T08:22:42Z

Kommasetzung

Neue Seite

Ein '''Serialisierer/Deserialisierer''' (abgekürzt '''SerDes''') ist in der [[Digitaltechnik]] ein Paar aus einem [[Multiplexer]] und einem [[Demultiplexer]], die zur [[Serielle Datenübertragung|seriellen Datenübertragung]] zwischen zwei parallelen Endpunkten genutzt werden. Die zu übertragenden parallelen Daten werden im ''Serialisierer'' in einen seriellen Datenstrom mit hoher Bitrate umgewandelt, seriell übertragen, und im ''Deserialisierer'' zur weiteren Verarbeitung wieder parallel ausgegeben. Übliche Übertragungsmedien sind symmetrische Signalübertragungen über [[Koaxialkabel]], [[Twisted-Pair-Kabel#STP|Shielded Twisted Pair (STP)]], [[Twisted-Pair-Kabel#UTP|Unshielded Twisted Pair (UTP)]] oder [[Lichtwellenleiter]] (LWL). Als serielle Schnittstelle zwischen dem SerDes wird {{lang|en|[[Low Voltage Differential Signaling]]}} (LVDS) oder [[Current Mode Logic]] (CML) verwendet. Der Vorteil von SerDes besteht in der geringeren Anzahl an Leitungen im Vergleich zu parallelen Übertragung, und das Vermeiden von [[Taktversatz]], was insbesondere bei [[Backplane]]s von Vorteil ist.<ref name="serdes1" />

== Aufbau ==
[[Datei:SerDes (Serializer - Deserializer).svg|mini|hochkant=1.4|Prinzip des Serialisierer und Deserialisierer mit dazwischen liegender serieller Übertragung]]
Der ''Serialisierer'', in diesem Zusammenhang auch als {{enS|Parallel In Serial Out (PISO)}} bezeichnet, besteht typischerweise und in den Grundausstattung aus einem parallelen Dateneingang, Wortbreiten von 8 bis 24 Bit sind üblich, dem seriellen Ausgang und einer in der Abbildung nicht dargestellten [[Taktsignal|Taktleitung]], welche das Eintreffen eines neuen Datenwortes anzeigt. Der ''Deserialisierer'', auch als {{enS|Serial In Parallel Out (SIPO)}} bezeichnet, ist dazu fast spiegelbildlich aufgebaut und besteht aus einem seriellen Eingang und parallelen Datenausgang.

Die primäre Grundfunktion wird durch [[Schieberegister]] realisiert, darüber hinaus besitzen SerDes-Bausteine zusätzliche Funktionseinheiten für die Takterzeugung auf der Seite des Serialisierer und Funktionseinheiten zur [[Taktrückgewinnung]] auf Seiten des Deserialisierers. Dazu werden verschiedene Formen von [[Phasenregelschleife]]n (PLL) eingesetzt.

Es gibt vier grundlegende SerDes-Verfahren welche im Folgenden näher dargestellt sind.<ref name="serdes1" /> Die Komplexität der einzelnen Verfahren nimmt nach unten hin zu.

=== Parallel Clock SerDes ===
Der serialisierte Datenstrom wird mit einem separaten [[Taktsignal|Referenztakt]] gesendet. Der Vorteil ist der etwas geringere Schaltungsaufwand. Der Nachteil ist, dass zwei Leitungen für die Übertragung (serielle Daten und Taktleitung) nötig sind und sich damit die Probleme des Taktversatz ({{lang|en|clock skew}}) nur durch zusätzliche Maßnahmen reduzieren lassen. Erste verfügbare SerDes-Verfahren waren nach diesem Prinzip aufgebaut.

=== Embedded Clock SerDes ===
In der seriellen Datenübertragung wird im Serialisierer zusätzlich das Taktsignal integriert ({{enS|embedded}}) und der Deserialisierer gewinnt daraus den Empfangstakt. Der Vorteil ist, dass nur noch eine Übertragungsleitung notwendig ist und Probleme durch Taktsignalabweichung reduziert sind. Nachteilig ist der deutlich höhere Schaltungsaufwand für die Synchronisierung und Taktrückgewinnung.

=== 8b/10b SerDes ===
Bei diesem SerDes-Verfahren wird zusätzlich ein [[Leitungscode]] nach dem namensgebenden [[8b10b-Code]] eingesetzt. Der Vorteil besteht darin, dass das resultierende serielle Signal [[Gleichwert|gleichanteilsfrei]] ist und daher über [[Impulstransformator]]en oder Lichtwellenleiter übertragen werden kann.

=== Bit Interleaved SerDes ===
Bei dem {{lang|en|Bit Interleaved SerDes}}, deutsch etwa „Bit-Verschränkung“, werden mittels [[Interleaving]] mehrere serielle Datenströme als paralleles Datensignal aufgefasst und mit entsprechender Leitungscodierung zu einem übergeordneten, hochfrequenten Datenstrom zusammengefasst. Dieses Verfahren wird manchmal zu dem Bereich der SerDes-Verfahren gezählt, obwohl es funktionell Überschneidungen mit typischen [[Multiplexverfahren]] aus dem Bereich der Telekommunikationsnetze für Weitbereichsdatenübertragung wie der [[Synchrone Digitale Hierarchie|Synchronen Digitalen Hierarchie]] (SDH) und [[SONET]] aufweist.

== Beispiel ==
In einem [[PHY]] werden mehrere SerDes verwendet. Dort sind sie z. B. auf der Client/Host-Seite für die Umwandlung von Daten für das MII ([[Media Independent Interface]]) zuständig. Daten, die wiederum vom PHY aus auf die Leitung geschickt werden sollen, werden auf der anderen Seite serialisiert.

== Quellen ==
<references>
<ref name="serdes1">
{{Internetquelle
|autor=Dave Lewis
|url=http://www.national.com/assets/en/other/designcon2004_serdes.pdf
|titel=SerDes Architectures and Applications
|hrsg=National Semiconductor, DesignCon
|datum=2004
|format=PDF
|offline=1
|archiv-url=https://web.archive.org/web/20120331085452/http://www.national.com/assets/en/other/designcon2004_serdes.pdf
|archiv-datum=2012-03-31
|abruf=2013-03-08}}
</ref>
</references>

[[Kategorie:Peripheriebus (intern)]]

SerDes - Versionsgeschichte

imported>Thomas Dresler: Kommasetzung