<?xml version="1.0"?>
<feed xmlns="http://www.w3.org/2005/Atom" xml:lang="de">
	<id>https://wiki-de.moshellshocker.dns64.de/index.php?action=history&amp;feed=atom&amp;title=QorIQ</id>
	<title>QorIQ - Versionsgeschichte</title>
	<link rel="self" type="application/atom+xml" href="https://wiki-de.moshellshocker.dns64.de/index.php?action=history&amp;feed=atom&amp;title=QorIQ"/>
	<link rel="alternate" type="text/html" href="https://wiki-de.moshellshocker.dns64.de/index.php?title=QorIQ&amp;action=history"/>
	<updated>2026-06-05T06:39:05Z</updated>
	<subtitle>Versionsgeschichte dieser Seite in Wikipedia (Deutsch) – Lokale Kopie</subtitle>
	<generator>MediaWiki 1.43.8</generator>
	<entry>
		<id>https://wiki-de.moshellshocker.dns64.de/index.php?title=QorIQ&amp;diff=2588595&amp;oldid=prev</id>
		<title>imported&gt;InternetArchiveBot: InternetArchiveBot hat 1 Archivlink(s) ergänzt und 0 Link(s) als defekt/tot markiert.) #IABot (v2.0.9.5</title>
		<link rel="alternate" type="text/html" href="https://wiki-de.moshellshocker.dns64.de/index.php?title=QorIQ&amp;diff=2588595&amp;oldid=prev"/>
		<updated>2024-04-20T23:12:03Z</updated>

		<summary type="html">&lt;p&gt;&lt;a href=&quot;/index.php?title=Benutzer:InternetArchiveBot&amp;amp;action=edit&amp;amp;redlink=1&quot; class=&quot;new&quot; title=&quot;Benutzer:InternetArchiveBot (Seite nicht vorhanden)&quot;&gt;InternetArchiveBot&lt;/a&gt; hat 1 Archivlink(s) ergänzt und 0 Link(s) als defekt/tot markiert.) #IABot (v2.0.9.5&lt;/p&gt;
&lt;p&gt;&lt;b&gt;Neue Seite&lt;/b&gt;&lt;/p&gt;&lt;div&gt;&amp;#039;&amp;#039;&amp;#039;QorIQ&amp;#039;&amp;#039;&amp;#039; heißt eine Reihe von [[Mikrocontroller]]n mit [[PowerPC]]-Architektur von [[Freescale Semiconductor]]. Sie besteht aus den 5 Produktfamilien P1-P5, welche alle auf dem e500-Prozessorkern, bzw. dessen Nachfolgern aufbauen. Sie finden in [[Eingebettetes System|eingebetteten Systemen]], vor allem als Netzwerkgeräte ([[Router]], [[Switch (Netzwerktechnik)|Switch]]) Verwendung.&lt;br /&gt;
&lt;br /&gt;
== Technik ==&lt;br /&gt;
&amp;#039;&amp;#039;&amp;#039;QorIQ&amp;#039;&amp;#039;&amp;#039;-Controller haben pro Kern 32/32 [[Kilobyte|kB]] Daten/Instruktionen [[L1-Cache]].&lt;br /&gt;
&lt;br /&gt;
== P-Serie ==&lt;br /&gt;
&lt;br /&gt;
=== P1 ===&lt;br /&gt;
Die &amp;#039;&amp;#039;&amp;#039;P1&amp;#039;&amp;#039;&amp;#039;-Serie ist mit [[Ethernet#Gigabit-Ethernet|Gigabit-Ethernet]]-Controllern, zwei USB-2.0-Controllern, einem 32-bit [[DDR-SDRAM#DDR2-SDRAM|DDR2]]- und [[DDR-SDRAM#DDR3-SDRAM|DDR3]]-Speicher-Controller mit [[Error-correcting code|ECC]]-Unterstützung, zwei Vierfach-[[Speicherdirektzugriff]] (DMA)-Controllern, und [[SerDes]], welches als [[PCI Express]] oder [[Media Independent Interface|SGMII]] Hochgeschwindigkeitsschnittstelle konfiguriert werden kann, ausgestattet. Der Chip sitz einem 689-stiftigen Gehäuse, welches pinkompatibel mit der P2-Serie ist.&amp;lt;ref name=pinkompatibel&amp;gt;[http://ir.freescale.com/investor-relations/press-releases/press-releases-archive/2008/16-06-2008-a.aspx Freescale announces pin-compatible, power-efficient series in new QorIQ communications platforms – Freescale.com]&amp;lt;/ref&amp;gt;&lt;br /&gt;
&lt;br /&gt;
* &amp;#039;&amp;#039;&amp;#039;P1011&amp;#039;&amp;#039;&amp;#039; – ein 800&amp;amp;nbsp;MHz e500 Kern, 256 kB L2 [[Cache]], vier SerDes lanes, drei Gigabit-Ethernet-Controller&lt;br /&gt;
* &amp;#039;&amp;#039;&amp;#039;P1020&amp;#039;&amp;#039;&amp;#039; – zwei 800&amp;amp;nbsp;MHz e500 Kerne, 256 kB gemeinsamer L2-[[Cache]], vier SerDes-lanes, drei Gigabit-Ethernet-Controller&lt;br /&gt;
* [https://www.nxp.com/docs/en/fact-sheet/QP1022FS.pdf P1 Datenblatt von Freescale] (PDF; 267&amp;amp;nbsp;kB)&lt;br /&gt;
&lt;br /&gt;
=== P2 ===&lt;br /&gt;
Die &amp;#039;&amp;#039;&amp;#039;P2&amp;#039;&amp;#039;&amp;#039;-Modelle haben standardmäßig 512 kB L2-Cache, eine Kryptographie-Engine, drei [[Ethernet#Gigabit-Ethernet|Gigabit-Ethernet]]-Controller, einen USB-2.0-Controller, einem 64-bit [[DDR-SDRAM#DDR2-SDRAM|DDR2]] und [[DDR-SDRAM#DDR3-SDRAM|DDR3]]-Speicher-Controller mit ECC-Unterstützung, zwei Vierfach-[[Speicherdirektzugriff]](DMA)-Controllern, und [[SerDes]], welches als drei [[PCI Express]], zwei [[Media Independent Interface|SGMII]] oder zwei [[RapidIO]] Hochgeschwindigkeitsschnittstellen konfiguriert werden kann. Die Chips haben das gleiche Gehäuse wie die P1-Serie.&amp;lt;ref name=pinkompatibel /&amp;gt;&lt;br /&gt;
* &amp;#039;&amp;#039;&amp;#039;P2010&amp;#039;&amp;#039;&amp;#039; – ein 1,2&amp;amp;nbsp;GHz Kern&lt;br /&gt;
* &amp;#039;&amp;#039;&amp;#039;P2020&amp;#039;&amp;#039;&amp;#039; – zwei 1,2&amp;amp;nbsp;GHz Kerne&lt;br /&gt;
* [http://www.freescale.com/files/netcomm/doc/fact_sheet/QP20XXFS.pdf P2010/20 Datenblatt] (PDF; 196&amp;amp;nbsp;kB)&lt;br /&gt;
* &amp;#039;&amp;#039;&amp;#039;P2040&amp;#039;&amp;#039;&amp;#039;&lt;br /&gt;
* &amp;#039;&amp;#039;&amp;#039;P2041&amp;#039;&amp;#039;&amp;#039;&lt;br /&gt;
* [http://cache.freescale.com/files/32bit/doc/brochure/P2P3P5APPBRF.pdf P2040/41 Datenblatt] (PDF; 709&amp;amp;nbsp;kB)&lt;br /&gt;
&lt;br /&gt;
=== P3 ===&lt;br /&gt;
Die &amp;#039;&amp;#039;&amp;#039;P3&amp;#039;&amp;#039;&amp;#039;-Serie besitzt [[Cache|L3 Cache]], [[Universal Asynchronous Receiver Transmitter|DUART]], [[GPIO]] und USB 2.0, Kryptographie-Module, und eine SerDes-Verbindung mit 18 Lanes, die als Gigabit-Ethernet, [[Ethernet#10-Gbit/s-Ethernet|10-Gigabit-Ethernet]], RapidIO oder PCI Express konfiguriert werden kann.&amp;lt;ref&amp;gt;{{Webarchiv|url=http://cache.freescale.com/files/32bit/doc/fact_sheet/QP3041FS.pdf?fpsp=1&amp;amp;WT_TYPE=Fact%20Sheets&amp;amp;WT_VENDOR=FREESCALE&amp;amp;WT_FILE_FORMAT=pdf&amp;amp;WT_ASSET=Documentation |wayback=20120315154934 |text=Archivierte Kopie |archiv-bot=2024-04-20 23:12:03 InternetArchiveBot }}&amp;lt;/ref&amp;gt;&lt;br /&gt;
Die Serien P3-5 teilen sich das gleiche Gehäuse.&lt;br /&gt;
&lt;br /&gt;
* &amp;#039;&amp;#039;&amp;#039;P3041&amp;#039;&amp;#039;&amp;#039; – vier 1,5&amp;amp;nbsp;GHz Kerne, 128&amp;amp;nbsp;kB L2-Cache pro Kern, einen 1,3&amp;amp;nbsp;GHz 64-bit DDR3 Controller. In 45&amp;amp;nbsp;nm Strukturbreite hergestellt, 12&amp;amp;nbsp;W Stromverbrauch.&lt;br /&gt;
&lt;br /&gt;
=== P4 ===&lt;br /&gt;
Die &amp;#039;&amp;#039;&amp;#039;P4&amp;#039;&amp;#039;&amp;#039;-Serie ist bis auf die höhere Leistung identisch mit der P3-Serie.&lt;br /&gt;
&lt;br /&gt;
* &amp;#039;&amp;#039;&amp;#039;P4080&amp;#039;&amp;#039;&amp;#039; – acht e500mc Kerne mit je 128&amp;amp;nbsp;kB L2-Cache und zwei 1&amp;amp;nbsp;MB L3-Caches für jeden der beiden 64-bit DDR2/DDR3-Speichercontroller. Der Controller verbraucht weniger als 30&amp;amp;nbsp;W&amp;lt;ref&amp;gt;[http://ir.freescale.com/investor-relations/press-releases/press-releases-archive/2008/16-06-2008-b.aspx Eight-core microprocessor from Freescale redefines state-of-the-art for embedded multicore processing – Freescale.com]&amp;lt;/ref&amp;gt;&lt;br /&gt;
* [http://www.freescale.com/files/netcomm/doc/fact_sheet/QorIQ_P4080.pdf P4 Series P4080 Datenblatt] (PDF; 212&amp;amp;nbsp;kB)&lt;br /&gt;
&lt;br /&gt;
=== P5 ===&lt;br /&gt;
Die &amp;#039;&amp;#039;&amp;#039;P5&amp;#039;&amp;#039;&amp;#039;-Serie verwendet [[64-bit]] [[PowerPC e5500|e5500]] Kerne mit bis zu 2,5&amp;amp;nbsp;GHz, ansonsten ist sie jedoch zu P3 und P4 rückwärtskompatibel.&lt;br /&gt;
&lt;br /&gt;
* &amp;#039;&amp;#039;&amp;#039;P5010&amp;#039;&amp;#039;&amp;#039; – ein e5500 2,0&amp;amp;nbsp;GHz Kern, ein 1 MB L3 Cache, ein DDR3 Controller, im 45&amp;amp;nbsp;nm-Produktionsprozess hergestellt, 30&amp;amp;nbsp;W Stromverbrauch.&lt;br /&gt;
* &amp;#039;&amp;#039;&amp;#039;P5020&amp;#039;&amp;#039;&amp;#039; – zwei e5500 2,0&amp;amp;nbsp;GHz Kerne, zwei 1 MB L3 Caches, zwei DDR3 Controller, im 45&amp;amp;nbsp;nm-Produktionsprozess hergestellt, 30&amp;amp;nbsp;W Stromverbrauch.&lt;br /&gt;
* &amp;#039;&amp;#039;&amp;#039;P5021&amp;#039;&amp;#039;&amp;#039; – zwei e5500 2,4&amp;amp;nbsp;GHz Kerne, 1,6 GHz DDR3/3L, 10×Gigabit-Ethernet, 2×10-Gigabit-Ethernet.&lt;br /&gt;
* &amp;#039;&amp;#039;&amp;#039;P5040&amp;#039;&amp;#039;&amp;#039; – vier e5500 2,4&amp;amp;nbsp;GHz Kerne, 1,6 GHz DDR3/3L, 10×Gigabit-Ethernet, 2×10-Gigabit-Ethernet.&lt;br /&gt;
* [http://cache.freescale.com/files/32bit/doc/fact_sheet/P50405021FS.pdf P5021 und P5040 Datenblatt] (PDF; 357&amp;amp;nbsp;kB)&lt;br /&gt;
&lt;br /&gt;
== AMP-Serie ==&lt;br /&gt;
Die &amp;#039;&amp;#039;&amp;#039;AMP&amp;#039;&amp;#039;&amp;#039;-Mikrocontroller&amp;lt;ref&amp;gt;[http://ir.freescale.com/investor-relations/press-releases/press-releases-archive/2009/08-27-2009.aspx &amp;#039;&amp;#039;Freescale samples eight-core QorIQ P4080 processor&amp;#039;&amp;#039;] Ankündigung der AMP-Serie durch Freescale&amp;lt;/ref&amp;gt; basieren alle auf dem [[64-Bit-Architektur|64-bit]] e6500 Kern mit [[AltiVec]]-Unterstützung. Die Taktfrequenz reicht bis zu 2,5 GHz, die Chips werden im 28&amp;amp;nbsp;nm-Produktionsprozess hergestellt.&lt;br /&gt;
&lt;br /&gt;
=== T2 ===&lt;br /&gt;
&lt;br /&gt;
* &amp;#039;&amp;#039;&amp;#039;T2080&amp;#039;&amp;#039;&amp;#039; – vier Kerne [[e6500]], acht Threads, 16 SerDes&lt;br /&gt;
* &amp;#039;&amp;#039;&amp;#039;T2081&amp;#039;&amp;#039;&amp;#039; – vier Kerne [[e6500]], acht Threads, 8 SerDes, kleinere Bauform des T2080, Pin-kompatibel zum T1042&lt;br /&gt;
&lt;br /&gt;
=== T4 ===&lt;br /&gt;
* &amp;#039;&amp;#039;&amp;#039;T4240&amp;#039;&amp;#039;&amp;#039; – zwölf [[e6500]] dual-threaded Kerne, drei Speichercontroller&amp;lt;ref name=&amp;quot;t4xxx&amp;quot;&amp;gt;[https://web.archive.org/web/20141229104813/http://ir.freescale.com/investor-relations/press-releases/press-releases-archive/2008/16-06-2008-b.aspx T4240: QorIQ T Series T4240/T4160/T4080 24/16/8 Virtual Core]&amp;lt;/ref&amp;gt;&lt;br /&gt;
* &amp;#039;&amp;#039;&amp;#039;T4160&amp;#039;&amp;#039;&amp;#039; – acht Kerne, zwei Speichercontroller&lt;br /&gt;
* &amp;#039;&amp;#039;&amp;#039;T4080&amp;#039;&amp;#039;&amp;#039; – vier Kerne, zwei Speichercontroller&lt;br /&gt;
* [http://cache.freescale.com/files/32bit/doc/fact_sheet/T4240T4160FS.pdf?fr=gdc T4240, T4160 und T4080 Datenblatt]&lt;br /&gt;
&lt;br /&gt;
== Einzelnachweise ==&lt;br /&gt;
&amp;lt;references /&amp;gt;&lt;br /&gt;
&lt;br /&gt;
[[Kategorie:Power-Architektur]]&lt;/div&gt;</summary>
		<author><name>imported&gt;InternetArchiveBot</name></author>
	</entry>
</feed>