<?xml version="1.0"?>
<feed xmlns="http://www.w3.org/2005/Atom" xml:lang="de">
	<id>https://wiki-de.moshellshocker.dns64.de/index.php?action=history&amp;feed=atom&amp;title=QCDOC</id>
	<title>QCDOC - Versionsgeschichte</title>
	<link rel="self" type="application/atom+xml" href="https://wiki-de.moshellshocker.dns64.de/index.php?action=history&amp;feed=atom&amp;title=QCDOC"/>
	<link rel="alternate" type="text/html" href="https://wiki-de.moshellshocker.dns64.de/index.php?title=QCDOC&amp;action=history"/>
	<updated>2026-05-27T04:18:25Z</updated>
	<subtitle>Versionsgeschichte dieser Seite in Wikipedia (Deutsch) – Lokale Kopie</subtitle>
	<generator>MediaWiki 1.43.8</generator>
	<entry>
		<id>https://wiki-de.moshellshocker.dns64.de/index.php?title=QCDOC&amp;diff=2435462&amp;oldid=prev</id>
		<title>imported&gt;Invisigoth67: form</title>
		<link rel="alternate" type="text/html" href="https://wiki-de.moshellshocker.dns64.de/index.php?title=QCDOC&amp;diff=2435462&amp;oldid=prev"/>
		<updated>2024-12-18T14:06:54Z</updated>

		<summary type="html">&lt;p&gt;form&lt;/p&gt;
&lt;p&gt;&lt;b&gt;Neue Seite&lt;/b&gt;&lt;/p&gt;&lt;div&gt;Der &amp;#039;&amp;#039;&amp;#039;QCDOC&amp;#039;&amp;#039;&amp;#039;, {{lang|en|&amp;#039;&amp;#039;Quantum Chromodynamics On a Chip&amp;#039;&amp;#039;}}, ist ein an verschiedenen Orten realisiertes [[Supercomputer]]-Konzept, das darauf abzielt, durch preiswerte und einfache, aber effektive [[Hardware]] einen [[massiv-parallel]]en Supercomputer zu erhalten, der in den Ausmessungen klein ist und vorzugsweise Rechnungen für die [[Quantenchromodynamik]] (QCD) durchführt. Er ist also gleichzeitig ein „billiger Spezialrechner“  und, wegen des massiven Parallelismus, ein hocheffizienter Supercomputer, vorzugsweise für die QCD. Zugleich wurde sehr auf die [[Energieeffizienz]] des Rechners geachtet.&lt;br /&gt;
&lt;br /&gt;
== Überblick ==&lt;br /&gt;
Das Konzept wurde zunächst als gemeinsames Projekt verschiedener Institutionen entworfen: der [[University of Edinburgh]] (UKQCD), der [[Columbia University]] (New York), des [[RHIC]]-Beschleunigerzentrums am [[Brookhaven National Laboratory]] (NY), sowie des Konzerns [[IBM]]. Ziel war es, in der [[Gittereichtheorie|Gitter-QCD]] höchsteffektive [[Computersimulation]]en zu ermöglichen. Erreicht werden sollten mindestens 10&amp;amp;nbsp;[[FLOPS|Tflops]] bei einer Auslastung von 50 %.&lt;br /&gt;
&lt;br /&gt;
Es existieren drei implementierte QCDOCs, jede mit der angestrebten Höchstleistung, (10&amp;amp;nbsp;Tflops).&lt;br /&gt;
* University of Edinburgh (Parallel Computing Centre ([[EPCC]]); in Betrieb seit 2005)&lt;br /&gt;
* Brookhaven 1 ([[RHIC]])&lt;br /&gt;
* Brookhaven 2 ([[United States Department of Energy|U.S. Department of Energy]]) (DOE-Hochenergie-Programm am Beschleuniger in Brookhaven.)&lt;br /&gt;
&lt;br /&gt;
23 angestellte Wissenschaftler ([[Vereinigtes Königreich|UK]]), ihre Postdocs und Studenten, von sieben Universitäten, gehören zum UKQCD. Die Kosten übernahm ein &amp;#039;&amp;#039;Joint Infrastructure Fund Award&amp;#039;&amp;#039;, der mit von 6,6 Millionen Pfund ausgestattet war. Die Personalkosten einschließlich der System-Unterstützung, der zur Programmierung angestellten Physiker und Postdocs betrugen ungefähr 1 Million Pfund pro Jahr, andere Computing- und Operating-Kosten beliefen sich auf ungefähr 0,2 Millionen&amp;amp;nbsp;£.&amp;lt;ref&amp;gt;{{Internetquelle |titel = PPARC Road Map Projects |url = http://www.scitech.ac.uk/roadmap/rmProject.aspx?q=82 |datum = 2009-04-29 |zugriff = 2021-08-12|archiv-url=http://web.archive.org/web/20090429104232/http://www.scitech.ac.uk/roadmap/rmProject.aspx?q=82|archiv-datum=2009-04-29}}&amp;lt;/ref&amp;gt;&lt;br /&gt;
&lt;br /&gt;
QCDOC ersetzt ein früheres Projekt, &amp;#039;&amp;#039;&amp;#039;QCDSP&amp;#039;&amp;#039;&amp;#039;, das die Rechnereffizienz dadurch erreichte, dass eine große Anzahl [[digitaler Signalprozessor]]en auf ähnliche Weise verschaltet wurden.&lt;br /&gt;
&lt;br /&gt;
Der QCDSP-Rechner verband 12.288 Knoten zu einem vierdimensionalen Netz, das 1998 erstmals 1 Tflops erreichte.&lt;br /&gt;
&lt;br /&gt;
QCDOC kann als Vorläufer des sehr erfolgreichen IBM-Superrechners [[Blue Gene/L]] (BG/L) angesehen werden. Beide Rechner haben viele Gemeinsamkeiten, die über Zufallsübereinstimmungen hinausgehen. Der „Blue Gene“ ist ebenfalls ein massiv-paralleler Supercomputer, der aus einer Vielzahl billiger und relativ einfacher [[PowerPC|&amp;#039;PowerPC 440&amp;#039;-Prozessoren]] aufgebaut ist (&amp;#039;&amp;#039;[[system on a chip]], SoC&amp;#039;&amp;#039;). Dabei sind diese „Knoten-Rechner“ zu einem hochdimensionalen Netz hoher [[Datenübertragungsrate|„Bandbreite“]] zusammengeschaltet. Die Rechner unterscheiden sich jedoch dadurch, dass die Prozessoren im BG/L mächtiger sind und dass sie zu einem schnelleren und effektiveren Netz zusammengeschaltet sind, das mehrere hunderttausend Knoten umfasst.&lt;br /&gt;
&lt;br /&gt;
== Architektur ==&lt;br /&gt;
=== Knotenrechner ===&lt;br /&gt;
&lt;br /&gt;
[[Datei:QCDOC chip schema.png|mini|Logik-Schema  des [[Anwendungsspezifische integrierte Schaltung|ASIC]]-Systems des QCDOC-Rechners]]&lt;br /&gt;
&lt;br /&gt;
Die Rechnerknoten sind speziell angefertigte [[Anwendungsspezifische integrierte Schaltung|ASICs]] mit jeweils ca. 50&amp;amp;nbsp;Millionen Transistoren. Sie werden von [[IBM]] selbst hergestellt und arbeiten bei etwa 500&amp;amp;nbsp;MHz, mit [[PowerPC]] 440-Prozessor-Kernen. Jeder Knoten hat einen [[DIMM]]-Sockel, der zwischen 128 and 2048&amp;amp;nbsp;MB bei 333&amp;amp;nbsp;MHz arbeitet.&lt;br /&gt;
&lt;br /&gt;
&amp;lt;!--[[Error detection and correction#Error-correcting code|ECC]] [[DDR SDRAM]].&lt;br /&gt;
 with 4&amp;amp;nbsp;MB [[DRAM]], memory management for external [[DDR SDRAM]], system I/O for internode communications, and dual Ethernet built in.--&amp;gt;&lt;br /&gt;
Die Knoten arbeiten insgesamt mit bis zu 1 &amp;#039;&amp;#039;double precision [[GFLOPS]]&amp;#039;&amp;#039;.&lt;br /&gt;
=== Gesamtsystem ===&lt;br /&gt;
&lt;br /&gt;
Die Knotenrechner werden zu zweit auf einer Computer-Doppelkarte untergebracht, mit einem DIMM-Sockel und einem 4:1-[[Ethernet]]-Knoten für Kommunikationsprozesse mit anderen Knoten. Die Doppelkarten haben zwei Anschlüsse, einen für die Verbindungen zwischen den Karten und einen für die Stromversorgung, das Ethernet, die Uhr und andere notwendige Dinge.&amp;lt;br /&amp;gt;&lt;br /&gt;
32 solcher Computer-Doppelkarten werden, in zwei Reihen, auf einer [[Hauptplatine]] untergebracht, das die 800&amp;amp;nbsp;Mbit/s-schnelle Ethernet-Verbindung unterstützt. Je acht Motherboards werden in einer Art „Abteil“  (einer so genannten „Kiste“) untergebracht; jedes „Abteil“ enthält 512 Prozessor-Knoten und ein Gesamtverbindungsnetzwerk entsprechend einem sechsdimensionalen Würfel mit 2&amp;lt;sup&amp;gt;6&amp;lt;/sup&amp;gt; Eckpunkten. Ein Knotenrechner verbraucht eine Leistung von ungefähr 5&amp;amp;nbsp;Watt, und jedes „Abteil“ hat entsprechende Luft- und Wasserkühlung nötig.&lt;br /&gt;
&lt;br /&gt;
Ein vollständiges System kann aus einer beliebigen Anzahl von „Abteilen“ bestehen. Insgesamt haben die Systeme bis zu mehreren zehntausend Knoten.&lt;br /&gt;
&lt;br /&gt;
=== Kommunikation zwischen den Knoten ===&lt;br /&gt;
&lt;br /&gt;
Jeder Knoten kann Informationen an die zwölf nächsten Nachbarn (des zugehörigen sechsdimensionalen Gitters) senden, bzw. von diesen empfangen, mit einer [[Taktsignal|Taktrate]] von 500&amp;amp;nbsp;Mbit/s. Dadurch ergibt sich eine totale [[Datenübertragungsrate|Bandbreite]] von 12&amp;amp;nbsp;Gbit/s. &amp;lt;!-- Each of these 24 channels has [[Direct Memory Access|DMA]] to the other nodes&amp;#039; on-chip DRAM or the external SDRAM. In practice only four dimensions will be used to form a communications sub-torus where the remaining two dimensions will be used to partition the system. --&amp;gt;&lt;br /&gt;
Das [[Betriebssystem]] kommuniziert mit den Knoten über ein [[Ethernet]]. Dies wird auch für Fehlerdiagnostik, Konfigurations- und Kommunikations-Prozesse (z.&amp;amp;nbsp;B. Kommunikation mit [[Festplatte]]n) benutzt.&lt;br /&gt;
&amp;lt;!--&lt;br /&gt;
&lt;br /&gt;
=== Mechanical design ===&lt;br /&gt;
&lt;br /&gt;
Two nodes are placed together on a daughter card with one DIMM socket and a 4:1 Ethernet hub for off-card communications. The daughter cards have two connectors, one carrying the internode communications network and one carrying power, Ethernet, clock and other house keeping facilities.&lt;br /&gt;
&lt;br /&gt;
Thirty-two daughter cards are placed in two rows on a motherboard that supports 800&amp;amp;nbsp;Mbit/s off-board Ethernet communications. Eight motherboards are placed in crates with two backplanes supporting four motherboards each. Each crate consists of 512 processor nodes a and a 2&amp;lt;sup&amp;gt;6&amp;lt;/sup&amp;gt; hypercube communications network. One node consumes about 5&amp;amp;nbsp;W of power, and each crate is air and water cooled. A complete system can consist of any number of crates, for a total of up to several tens of thousands of nodes.&lt;br /&gt;
--&amp;gt;&lt;br /&gt;
&lt;br /&gt;
=== Operating System ===&lt;br /&gt;
Auf dem QCDOC läuft ein spezielles Betriebssystem, &amp;#039;&amp;#039;&amp;#039;QOS&amp;#039;&amp;#039;&amp;#039;, das u.&amp;amp;nbsp;a. das Hochfahren („[[booten]]“) des Rechners, [[Laufzeit (Informatik)|Laufzeit]]- und [[Monitoring]]-Prozesse ermöglicht und das Verwalten der zahlreichen Rechnerknoten vereinfacht. Es benutzt einen spezifischen [[Kernel (Betriebssystem)|Kernel]] und sorgt u.&amp;amp;nbsp;a. für Kompatibilität mit [[Portable Operating System Interface|POSIX]]-Prozessen („unix-like“), wobei es die Cygnus-Bibliothek ([[newlib]]) benutzt.&lt;br /&gt;
&lt;br /&gt;
&amp;lt;!-- operating system also maintains system partitions so several users can have access to separate parts of the system for different applications. Each partition will only run one client application at any given time. Any multitasking is scheduled by the host controller system which is a regular computer using a large amounts of Ethernet ports connecting to the QCDOC.&lt;br /&gt;
--&amp;gt;&lt;br /&gt;
== Nachfolger ==&lt;br /&gt;
Der QCDOC ist inzwischen (2010) veraltet (siehe [[QPACE]]). An der Universität Regensburg, z.&amp;amp;nbsp;B. dient er jetzt als „Vorzeigeobjekt“ im Eingangsbereich der Physikfakultät.&lt;br /&gt;
&lt;br /&gt;
== Siehe auch ==&lt;br /&gt;
* [[Norman Christ]]&lt;br /&gt;
&lt;br /&gt;
== Weblinks ==&lt;br /&gt;
* [http://phys.columbia.edu/~cqft/qcdoc/qcdoc.htm QCDOC Architecture – Columbia University]&lt;br /&gt;
* {{webarchiv|url=http://www.research.ibm.com/journal/rd/492/boyle.html|text=Overview of the QCDSP and QCDOC computers – IBM|wayback=20080312103839}}&lt;br /&gt;
* [http://www.theregister.co.uk/2008/03/07/edinburgh_qcdoc_calculations/ UK supercomputer probes secrets of universe], The Register&lt;br /&gt;
&lt;br /&gt;
== Literatur ==&lt;br /&gt;
* {{Literatur |Autor = P.A. Boyle u. a. |Titel = QCDOC: A 10 Teraflops Computer for Tightly-Coupled Calculations |Sammelwerk = SC ’04: Proceedings of the 2004 ACM/IEEE Conference on Supercomputing |Datum = 2004 |Seiten = 40–40 |DOI= 10.1109/SC.2004.46|Online={{webarchiv|url=http://www.bnl.gov/lqcd/linkable_files/pdf/pap231.pdf|text=bnl.gov|wayback=20121010192708}}}}&lt;br /&gt;
&lt;br /&gt;
== Einzelnachweise ==&lt;br /&gt;
&amp;lt;references /&amp;gt;&lt;br /&gt;
&lt;br /&gt;
[[Kategorie:Supercomputer]]&lt;br /&gt;
[[Kategorie:Abkürzung]]&lt;/div&gt;</summary>
		<author><name>imported&gt;Invisigoth67</name></author>
	</entry>
</feed>