imported>Wdwd: BKL-Auflösung

2022-03-09T10:56:40Z

BKL-Auflösung

Neue Seite

In der [[Digitaltechnik]] bezeichnet der englische Begriff {{lang|en|'''positive emitter-coupled logic'''}} (kurz: PECL, dt. ''positive emittergekoppelte Logik'') einen Signalstandard zur Darstellung eines zweiwertigen [[Signal|Signals]] als [[Logikpegel]]. Die Bezeichnung ist von der Bezeichnung [[emittergekoppelte Logik]] (ECL) abgeleitet und kommt im Gegensatz zu ECL mit nur einer positiven [[Versorgungsspannung]] aus.

Er wird wegen der hohen Schaltgeschwindigkeiten, die mit PECL erreicht werden können, vorwiegend zur Übertragung eines [[Taktsignal|Taktsignals]] eingesetzt. PECL ist wie [[Low Voltage Differential Signaling|LVDS]] eine [[Symmetrische Signalübertragung|differenzielle Signalisierung]], weshalb zur Übertragung ein Leiterpaar (als _n und _p bezeichnet) benötigt wird. Die beiden logischen Zustände werden durch das Vorzeichen der Potentialdifferenz codiert. Entsprechend wechselt die Stromrichtung durch die am Leitungsende notwendige [[Abschlusswiderstand|Terminierung]]. Während PECL für 5-V-Systeme eingesetzt wird, ist für die auf 3,3 V entwickelte [[Schaltkreisfamilie]]n LVPECL ({{lang|en|low-voltage PECL}}) im Einsatz.

Die Logikpegel bei PECL und LVPECL sind in nachfolgender Tabelle zusammengestellt.<ref name="ti1"/>

{| class="wikitable"
| Type
| Vee
| Vlow
| Vhigh
| Vcc
| Vcm
|-
| PECL
| GND
| 3,4 V
| 4,2 V
| 5,0 V
|
|-
|LVPECL
| GND
| 1,6 V
| 2,4 V
| 3,3 V
| 2,0 V
|}

==Weblinks ==
* http://www.andreas-schwope.de/ASIC_s/Schnittstellen/Buffer_Types/buffer_types.html
* {{Internetquelle |autor=Aaron Reynoso |url=http://www.pericom.com/assets/App-Note-Files/AB030.pdf |titel=Interfacing PECL to LVDS |hrsg=Pericom |datum=18. August 1999 |zugriff=2017-02-03}}
* {{Internetquelle |autor=John Goldie |url=http://www.eetimes.com/document.asp?doc_id=1225744 |titel=LVDS, CML, ECL -- differential interfaces with odd voltages |werk=[[EE Times]] |datum=21. Januar 2003 |zugriff=2017-02-03}}

== Einzelnachweise ==
<references>
<ref name="ti1">{{Internetquelle | url= http://focus.ti.com/lit/an/slla120/slla120.pdf | titel= Interfacing Between LVPECL, VML, CML and LVDS Levels | hrsg= Texas Instruments | autor = Nick Holland | zugriff=2014-04-30}}</ref>
</references>

[[Kategorie:Digitaltechnik]]

Positive emitter-coupled logic - Versionsgeschichte

imported>Wdwd: BKL-Auflösung