imported>TaxonBot: Bot: Auflösung doppelter toter Links nach https://de.wikipedia.org/w/index.php?title=Wikipedia:Bots/Anfragen&oldid=266185123#Aufl%C3%B6sung_der_doppelten_Toten_Links

2026-04-17T10:54:35Z

Bot: Auflösung doppelter toter Links nach https://de.wikipedia.org/w/index.php?title=Wikipedia:Bots/Anfragen&oldid=266185123#Aufl%C3%B6sung_der_doppelten_Toten_Links

Neue Seite

{{Dieser Artikel|behandelt den Begriff der Computertechnik. Zu weiteren Bedeutungen siehe [[Nonstop]].}}

Das '''NonStop'''-Verfahren bezeichnet besonders [[Hardware-Fehlertoleranz|fehlertolerante]] Computersysteme mit [[Hochverfügbarkeit|hoher Verfügbarkeit]], die im Bereich unternehmenskritischer, transaktionsintensiver Anwendungen verwendet werden.<ref name=pelkmann/><ref name=manhart/> Sie wurde ab 1974 von [[Tandem Computers]] entwickelt und 1976 mit dem System ''Tandem NonStop I'' erstmals auf den Markt gebracht. Seit Tandem 1997 zunächst von [[Compaq]] und dann 2002 von [[Hewlett-Packard]] übernommen wurde, sind die Systeme heute unter der [[Marke (Recht)|Marke]] ''HP Integrity NonStop Server'' ein Teil der ''HP Integrity Server''-Familie.

NonStop-Systeme sind grundsätzlich [[Mehrprozessorsystem]]e, um im Falle von Hardware- oder Softwarefehlern ohne Ausfall weiterarbeiten zu können. Mit den 2008 eingeführten ''[[#NonStop Blade|Blade]]'' Systemen sind auch [[Mehrkernprozessor]]en (Doppelkern und Vierkern) verfügbar.

== Geschichte und Technische Entwicklung ==
=== Gründung ===
Tandem Computers wurde 1974 von James Treybig gegründet. Er war Mitarbeiter von HP und arbeitete an der HP-3000-Serie. Früh erkannte er den Bedarf für fehlertolerante [[OLTP]] (Online-Transaktionsverarbeitung) Systeme. Nach einem Wechsel zu Kleiner Perkins Caufield & Byers arbeitet er zwei Jahre an seiner Tandem-Idee, bevor er die Firma ins Leben rief. Die Hälfte der ersten 18 Mitarbeiter waren frühere Mitarbeiter von HP.<ref>{{Internetquelle |autor=Stephen Shankland |titel=Top-end server group comes home to HP |datum=2002-06-13 |url=http://news.cnet.com/Top-end-server-group-comes-home-to-HP/2100-1002_3-935764.html |sprache=en |zugriff=2011-11-06}}</ref>

=== TNS Stack Systeme ===
==== NonStop I ====
Das erste System war die '''Tandem/16''' oder '''T/16''', später umbenannt in '''NonStop I'''.<ref>James A. Katzman, "The Tandem 16: A Fault-tolerant Computing System", Proc. 11th Hawaii Conf. on System Sciences(11th HICSS'78), IEEE Computer Society, Honolulu, Hawaii, 1978, pp. 85–102. Reproduced in D. P. Siewiorek, C. G. Bell, A. Newell
"Computer Structures: Principles and Examples," McGraw-Hill, 1982, pp. 470–480, this is chapter 29.</ref> 1975 wurde das [[Layoutentwurf (Elektrotechnik)|Hardwaredesign]] vollendet und 1976 das erste System ausgeliefert. Das System bestand aus 2 bis 16 CPUs. Jede CPU hatte einen eigenen unshared Memory, einen eigenen I/O Prozessor, einen eigenen Bus; darüber hinaus gab es eine redundante Verbindung zwischen allen CPU über eine übergreifende [[Backplane]], genannt Dynabus. Jeder Disk- und Netzwerkcontroller hatte Verbindung zu zwei CPUs und I/O-Controllern. Jede Festplatte war gespiegelt (RAID 1) und hatte physisch getrennte Verbindungen zu zwei Disk-Controllern. Beim Ausfall einer Festplatte konnte auf der Spiegelplatte weitergearbeitet werden. Beim Ausfall einer CPU, eines Controllers oder eines Bus war die Festplatte immer noch über alternative Wege erreichbar. Auch die Stromversorgung war innerhalb des Systems redundant ausgelegt. Die Systemkonfiguration wurde in sogenannten Mackie-Diagrammen dokumentiert, benannt nach dem Tandem-Mitarbeiter David Mackie.<ref>http://www.clusters4all.com/home/history.html</ref> Kein Bauteil war als reiner Ersatz konstruiert, sondern alle wurden auch im Regelbetrieb genutzt.

Die T/16 CPU hatte ein proprietäres Design, eng verwandt mit der HP3000. Jede CPU bestand aus zwei Boards mit TTL Logic und SRAMs und arbeitete mit ca. 0,7 MIPS.<ref>[http://www.hpl.hp.com/techreports/tandem/TR-86.2.pdf Tandem Technical Report TR-86.2] (PDF; 975 kB), Fault Tolerance in Tandem Computer Systems, Joel Bartlett, Jim Gray, Bob Host</ref>

Die erste Version der T/16 hatte nur eine Programmiersprache: TAL, für '''Tandem Application Language'''. TAL war eine effektive, maschinenabhängige Systemprogrammiersprache (für Betriebssystem, Compiler etc.), die aber auch für – nicht portable – Anwendungen genutzt werden konnte. Sie war abgeleitet aus der HP3000 SPL language. Von der Semantik her gab es Ähnlichkeiten zu C, während die Syntax auf [[Burroughs Corporation|Burroughs]] [[ALGOL]] basierte. Darauf folgende Veröffentlichungen unterstützten Cobol74, Fortran, und Mumps.

Die Tandem-Systeme hatten ein proprietäres Betriebssystem, das sich deutlich von Unix oder HP3000 MPE unterschied. Die erste Bezeichnung '''T/TOS''' ('''''T'''andem '''T'''ransactional '''O'''perating '''S'''ystem'') wurde wegen seiner Fähigkeit, Datenbanken vor Hardware- oder Softwareausfällen zu schützen, bald in '''Guardian''' umbenannt, was so viel wie ‚Wächter‘ bedeutet. Im Gegensatz zu allen anderen kommerziellen Betriebssystemen war Guardian ein nachrichtenbasiertes Betriebssystem, in dem alle Prozesse miteinander kommunizieren können (ohne die Nutzung von [[Shared Memory]]), unabhängig davon, in welcher CPU die Prozesse laufen.<ref>A NonStop Operating System, Joel F. Bartlett, Eleventh Hawaii International Conference on System Sciences, Jan 1978, pp 103–117.</ref><ref>{{Webarchiv|url=http://www.hpl.hp.com/techreports/tandem/TR-81.4.pdf |wayback=20110712230025 |text=Tandem Technical Report TR-81.4, June 1981 |archiv-bot=2024-04-02 00:53:28 InternetArchiveBot }} (PDF; 658 kB), A NonStop Kernel, Joel F. Barlett</ref>
Diese Herangehensweise ermöglicht Cluster von prinzipiell unbegrenzt vielen Einzelrechnern, was zu dieser Zeit revolutionär war.

Alle wichtigen System- und Anwendungsprozesse waren als Master/Slave-Paare ausgelegt, die in verschiedenen CPUs liefen. Der Slave-Prozess bekam periodisch einen Speicherauszug vom Speicher des Master-Prozesses (Checkpointing) und konnte übernehmen, wenn der Master-Prozess in Probleme kam. Das ermöglichte der Anwendung, Fehler in einer CPU oder in einem Controller ohne Datenverlust zu überstehen. Das Checkpointing zwischen Primär- und Backup-Prozess erzeugte zwar einen gewissen [[Overhead (EDV)|Overhead]], aber bei weitem nicht 100 % wie in anderen Systemen.

==== NonStop II ====
Im Jahr 1981 wurden die T/16 CPUs durch die '''NonStop II''' ersetzt. Der Hauptunterschied zur T/16 war die Unterstützung der 32-Bit-Adressierung durch das vom Benutzer umschaltbare „extended data segment“. Das ermöglichte die nächsten zehn Jahre der Softwareweiterentwicklung und war ein großer Vorteil gegenüber T/16 oder HP3000. Allerdings hatten die sichtbaren Register weiterhin 16-Bit Breite, was zusätzliche Instruktionen im Vergleich zu 32-Bit Systemen erforderlich machte. Alle folgenden Systeme der TNS-Architektur waren durch diesen ineffizienten [[Befehlssatz]] beeinträchtigt. Auch die NonStop II CPU hatte keinen größeren internen Datenbus, was zusätzlichen [[Mikrocode]] für 32-Bit-Adressen erforderlich machte. Eine NonStop II CPU hatte 3 Boards, mit ähnlichen Chips und Design wie die T/16, außerdem wurde der Hauptspeicher durch batteriegepufferten [[DRAM]]-Speicher ersetzt.

==== NonStop TXP ====
Im Jahr 1983 war die '''NonStop TXP''' CPU die erste Neuimplementierung der TNS [[Befehlssatzarchitektur]].<ref>The High-Performance NonStop TXP Processor, {{Webarchiv|url=http://www.hpl.hp.com/hpjournal/tandem/vol2num1win84.pdf |wayback=20110712225624 |text=Archivierte Kopie |archiv-bot=2024-04-02 00:53:28 InternetArchiveBot }}</ref><ref>The NonStop TXP Processor: A Powerful Design for Online Translation Processing, {{Webarchiv|url=http://www.hpl.hp.com/hpjournal/tandem/vol2num3sum84.pdf |wayback=20110712225648 |text=Archivierte Kopie |archiv-bot=2024-04-02 00:53:28 InternetArchiveBot }}</ref><ref>New System manages hundreds of transactions per second, Electronics magazine, April 1984, reprinted as 'A Technical Overview of the Tandem TXP Processor', Robert Horst and Sandy Metz, Tandem Technical Report TR-84.1</ref>
Sie bestand aus Standard [[Transistor-Transistor-Logik|TTL]]-Chips und [[Programmable Array Logic|Programmable-Array-Logic]]-Chips, mit 4 Boards pro CPU Modul. Zum ersten Mal wurde Cache Memory genutzt. Die CPU hatte eine direktere Implementierung der 32-Bit-Adressierung, aber immer noch einen 16-Bit Datenbus. Ein erweiterter Mikrocode erlaubte eine Reduzierung der Prozessor-Taktzyklen pro Instruktion; die Geschwindigkeit der CPU erhöhte sich auf 2,0 MIPS. Rack, Controller, Backplane und Bus blieben gleich. Der Dynabus und I/O Bus wurden bereits in der T/16 überarbeitet.

Bis zu 14 TXP und NonStop II Systeme konnten nun mittels '''FOX''' ('''''F'''iber '''O'''ptics E'''x'''tension'' – ein fehlertoleranter Glasfaser-Bus) miteinander verbunden werden; ein Cluster aus Clustern mit insgesamt 224 CPUs. Dies ermöglichte weitere Skalierung, um auch größte Mainframe-Applikationen zu übernehmen.<ref>[http://www.hpl.hp.com/techreports/tandem/TR-85.3.pdf Tandem Technical Report TR-85.3] (PDF; 580 kB), The Hardware Architecture and Linear Expansion of Tandem NonStop Systems, Robert Horst and Tim Chou</ref>

==== NonStop VLX ====
Im Jahr 1986 führte Tandem die dritte CPU-Generation ein, die '''NonStop VLX'''.<ref>NonStop VLX Hardware Design, Tandem Systems Review Dec 1986, {{Webarchiv|url=http://www.hpl.hp.com/hpjournal/tandem/vol2num3dec86.pdf |wayback=20110712225716 |text=Archivierte Kopie |archiv-bot=2024-04-02 00:53:28 InternetArchiveBot }}</ref> Sie hatte 32-Bit-Datenpfade, einen erweiterten Mikrocode, 12 MHz Taktfrequenz und konnte eine Anweisung pro Mikrozyklus ausführen. Sie bestand aus 3 Boards [[Emittergekoppelte Logik|ECL]] [[Gate-Array]]-Chips (mit TTL-Kontaktbelegung) sowie einen erweiterten Dynabus mit einer erhöhten Geschwindigkeit von 20 MByte/s pro Link, 40 MByte/s insgesamt. FOX II erhöhte die physikalische Entfernung von TNS-Clustern auf 4 km, zu dieser Zeit ein technisches Alleinstellungsmerkmal.

Tandem unterstützte zu Beginn nur hierarchische, nicht jedoch [[relationale Datenbank]]en mittels des '''[[Enscribe]]'''-Dateisystems. Dieses wurde später zu einer relationalen Datenbank erweitert, genannt '''ENCOMPASS'''.<ref>{{Webarchiv|url=http://www.hpl.hp.com/techreports/tandem/TR-81.5.pdf |wayback=20110712230117 |text=Tandem Technical Report TR-81.5 |archiv-bot=2024-04-02 00:53:28 InternetArchiveBot }} (PDF; 930 kB), Relational Data Base Management for On-Line Transaction Processing, Stewart A. Schuster</ref> 1986 führte Tandem die erste fehlertolerante [[SQL]]-Datenbank ein und nannte sie [[NonStop SQL]].<ref>{{Webarchiv|url=http://www.hpl.hp.com/techreports/tandem/TR-87.4.pdf |wayback=20120316071651 |text=Tandem Technical Report TR-87.4 |archiv-bot=2024-04-02 00:53:28 InternetArchiveBot }} (PDF; 2,0 MB), NonStop SQL, A Distributed, High-Performance, High-Availability Implementation of SQL</ref> 1989 wurden knotenübergreifende Transaktionen eingeführt, ein Feature, das einige Zeit lang einzigartig war.

==== NonStop CLX ====
Im Jahr 1987 wurde '''NonStop CLX''' eingeführt, ein fehlertolerantes System für den Niedrigpreissektor.<ref>A Highly Integrated, Fault-Tolerant Minicomputer: The NonStop CLX, {{Webarchiv|url=http://www.hpl.hp.com/techreports/tandem/TR-87.5.pdf |wayback=20110712225804 |text=Archivierte Kopie |archiv-bot=2024-04-02 00:53:28 InternetArchiveBot }}</ref><ref>NonStop CLX: Optimized for Distributed Online Processing, {{Webarchiv|url=http://www.hpl.hp.com/hpjournal/tandem/vol5num1apr89.pdf |wayback=20110712225831 |text=Archivierte Kopie |archiv-bot=2024-04-02 00:53:28 InternetArchiveBot }}</ref>
Die initiale Performance war vergleichbar mit der TXP; spätere Versionen waren ungefähr 20 % langsamer als die VLX. Das relativ kleine Gehäuse passte in jeden „Kopierraum“. Es befand sich eine CLX CPU auf dem Board, die sechs „compiled silicon“ ASIC CMOS Chips enthielt. Die CPU war zweifach vorhanden, und es fand ein Lock-Stepping statt, um maximale Fehlererkennung zu ermöglichen. Die Pinbelegung war Hauptbegrenzung dieser Chiptechnologie. Mikrocode, Cache und TLB waren extern zur CPU und hatten einen Bus und eine [[Static random-access memory|SRAM]]-Speicherbank. Daher brauchte die CLX mindestens zwei Taktzyklen für eine Instruktion.

==== NonStop Cyclone ====
Im Jahr 1989 wurde die '''NonStop Cyclone''' eingeführt, ein schnelles, aber teures System für den oberen Bereich des Großrechnermarktes.<ref>{{Webarchiv|url=http://www.hpl.hp.com/hpjournal/tandem/vol7num1apr91.pdf |wayback=20110712225924 |text=Tandem Systems Review April 1991 |archiv-bot=2024-04-02 00:53:28 InternetArchiveBot }} (PDF; 4,8 MB), Fault Tolerance in the NonStop Cyclone System</ref><ref>{{Webarchiv|url=http://www.hpl.hp.com/techreports/tandem/TR-90.5.pdf |wayback=20110712230150 |text=Tandem Tech Report TR-90.5 |archiv-bot=2024-04-02 00:53:28 InternetArchiveBot }} (PDF; 4,1 MB), Fault Tolerance in Tandem Computer Systems</ref> Jede CPU hatte 3 Boards mit ECL Gate-Array Chips und Speicherboards. Obwohl sie mikroprogrammiert war, war die CPU [[Superskalarität|superskalar]] ausgelegt und schaffte zwei Instruktionen pro Cache-Zyklus. Dies wurde durch separate Mikrocode-Routinen für jedes gemeinsame Paar von Instruktionen erreicht.<ref>{{Webarchiv|url=http://www.hpl.hp.com/techreports/tandem/TR-90.6.pdf |wayback=20110712230208 |text=Tandem Technical Report TR-90.6 |archiv-bot=2024-04-02 00:53:28 InternetArchiveBot }} (PDF; 609 kB), Multiple Instruction Issue in the NonStop Cyclone System, Robert Horst, Richard Harris, and Robert Jardine</ref>
Dieses gemeinsame Paar von Instruktionen bewältigte die gleiche Arbeit wie Einzelinstruktionen in normalen 32-Bit-Systemen. Cyclone Prozessoren waren in Viererpaketen verbaut, die untereinander mit einer Glasfaserversion des Dynabus verbunden waren.

Die [[Deutsche Bundesbahn]] verwendete ein solches System als zentralen Server für das System [[Kurs 90]].

=== TNS/R NonStop Migration nach MIPS ===
Als Tandem 1974 gegründet wurde, musste jeder Computerhersteller seine CPUs (mit einem proprietären Befehlssatz und eigenen Compilern etc.) selbst entwerfen und bauen. Nach dem auch heute noch gültigen [[Mooresches Gesetz|Mooreschen Gesetz]] passen durch die fortschreitende Halbleiterentwicklung von Jahr zu Jahr mehr Schaltkreise in einen Chip, wodurch diese in kontinuierlich exponentiell wachsender Größenordnung schneller (und damit auch billiger) werden. Wegen der schnellen Produktzyklen und des hohen Innovationstempos wurde es für die Computerindustrie immer teurer, eigene Chips zu entwerfen und zu bauen. Ungefähr ab 1991 konnten nur noch die größten Computerhersteller eigene konkurrenzfähige Chips herstellen. Tandem war nicht groß genug für diesen Prozess und musste daher seine NonStop-Produktlinie auf Chips umstellen, die von anderen produziert wurden.

Tandem gründete eine Partnerschaft mit [[MIPS Technologies|MIPS]] und verwendete deren [[R3000]] und folgende Chipsätze. NonStop Guardian Systeme, die den MIPS-Befehlssatz verwendeten, wurden als TNS/R Maschinen bezeichnet.

==== NonStop CLX/R ====
1991 stellte Tandem die '''Cyclone/R''', auch bekannt als '''CLX/R''', vor. Dieses kostengünstige System basierte auf CLX-Komponenten, benutzte aber R3000 Mikroprozessoren anstelle der langsameren CLX-Prozessorboards. Um das System schnell auf den Markt zu bringen, wurde zu Anfang keine native MIPS Software ausgeliefert. Alle Programme, auch das Betriebssystem NSK und die SQL-Datenbank, wurden zu TNS Stack Maschinencode kompiliert. Der entstandene [[Objektcode]] wurde dann während der Kernel-Installationsphase für den MIPS Befehlssatz übersetzt. Das dazu verwendete Tool war der Accelerator.<ref>Migrating a CISC Computer Family onto RISC via Object Code Translation, K. Andrews and D. Sand, Proceedings of ASPLOS-V, October, 1992 [http://portal.acm.org/citation.cfm?id=143520&coll=portal&dl=ACM online]</ref>
Aber die Anwendungsprogramme konnten mittels eines TNS Code [[Interpreter]]s auch ohne Übersetzung in den MIPS Befehlssatz durchgeführt werden. Diese Migrationstechnik war sehr erfolgreich und wird bis heute eingesetzt. Um Prozessorfehler auszuschließen, liefen jeweils zwei Prozessoren im Lock-Stepping.

==== NonStop Himalaya K-Serie ====
Im Jahr 1993 brachte Tandem die '''NonStop Himalaya K-Serie''' mit schnelleren MIPS [[R4400]] und einem Native Mode Kernel auf den Markt.

1994 wurde der NonStop-Kernel mit einer Unix-ähnlichen [[POSIX]]-Umgebung namens ''Open System Services'' (OSS) erweitert.

==== NonStop Himalaya S-Serie ====
Im Jahr 1997 führte Tandem die NonStop Himalaya '''S-Serie''' ein; ihre neue Systemarchitektur basierte auf [[ServerNet (Tandem)|ServerNet]]-Verbindungen. Das viel schnellere ServerNet ersetzte damit den Dynabus, FOX und den I/O Bus. Tandem entwarf ServerNet für die eigene Verwendung, veröffentlichte aber das Konzept gleichzeitig, so dass es sich schließlich zum [[InfiniBand]] Industriestandard entwickelte.

Alle S-Serie Systeme nutzten MIPS Prozessoren, den [[R4400]], [[R10000]], [[R12000]], und [[R14000]].

Durch das nachlassende Geschäft des damaligen MIPS-Produzenten [[Silicon Graphics]] und den Erfolg von Intels [[Pentium Pro]] wurden keine neuen Investitionen in die MIPS Prozessorreihe mehr getätigt, so dass sich Tandem wiederum nach einem neuen konkurrenzfähigen Prozessor umsehen musste.

=== Akquisition durch Compaq, versuchte Migration zu Alpha ===
Jimmy Treybig blieb bis 1996 CEO und dynamisches Zentrum des Unternehmens, das er gegründet hatte.

[[Compaq]]s x86-basierende Serverlinie war eine der ersten Anwendungen der ServerNet/Infiniband Technologie. Im Jahr 1997 übernahm Compaq die Firma Tandem Computers, um den eigenen Unternehmensschwerpunkt auf PCs auszubalancieren. Compaq übernahm ebenso [[Digital Equipment Corporation]] und deren [[DEC Alpha]] RISC Server. Nach zwischenzeitlichen Überlegungen, deren Alpha-Prozessoren zu verwenden, entschied man sich letztendlich dafür, auf Intel Itanium 2 zu migrieren.

=== Akquisition durch Hewlett Packard, TNS/E Migration zu Itanium ===
2002 wurde Compaq mit HP verschmolzen. In gewisser Weise kam Tandem über den Weg von einem von HP inspirierten Startup mit anschließender Phase als Konkurrent von HP zurück zu seinen Wurzeln als eigene Serverlinie bei HP.

==== NonStop Integrity ====
Die Migration der NonStop-Produktlinie von MIPS Prozessoren zu Itanium Prozessoren wurde 2005 abgeschlossen und als 'HP Integrity NonStop Server' vermarktet.

Das Systemdesign unterstützt Lock-Stepping in Form von Dual- (DMR) und Triple-Mode-Redundanz (TMR), mit entweder zwei oder drei physikalischen Prozessoren pro logischem Itanium-Prozessor. Die TMR-Version wird an Kunden mit höchsten Verfügbarkeitsanforderungen ausgeliefert. Diese Architektur trägt den Namen NSAA, '''NonStop Advanced Architecture'''.<ref>HP NonStop Advanced Architecture, a business white paper, {{Webarchiv|url=http://h71028.www7.hp.com/ERC/downloads/NSAABusinessWP.pdf |wayback=20060228061350 |text=Archivierte Kopie |archiv-bot=2024-04-02 00:53:28 InternetArchiveBot }}</ref>

==== NonStop Blade ====
Im Jahr 2008 führte HP die '''NonStop Multicore Architecture''' (NSMA) ein.<ref>HP NonStop Multi-core Architecture, white paper, {{Toter Link |datum=2019-05 |url=http://h20195.www2.hp.com/v2/GetDocument.aspx?docname=4AA2-0026ENW&doctype=white%20paper&doclang=EN_US&searchquery=&cc=il&lc=he |text= |archivebot=2019-05-04 06:54:33 InternetArchiveBot}}</ref> Durch die Verwendung von Standard-Hardware konnten die Kosten weiter gesenkt werden. Die HP NonStop Blade Systeme arbeiten mit [[Mehrkernprozessor]]en (Zweikern und Vierkern).

==== Java, Open Source und Eclipse ====
HP portiert zunehmend [[Open Source|Open-Source]]-Software auf die NonStop-Plattform und bietet sie als Produkt an, wie z. B. SOAP<ref>NonStop SOAP 4.1 User's Manual, {{Toter Link |datum=2022-12 |url=http://bizsupport2.austin.hp.com/bc/docs/support/SupportManual/c02186507/c02186507.pdf |text= |archivebot=2022-12-22 02:31:24 InternetArchiveBot}}</ref>, JavaServer Pages (Tomcat + Pathway)<ref>NonStop Server for Java 7.0 Programmer's Reference, http://bizsupport2.austin.hp.com/bc/docs/support/SupportManual/c03684416/c03684416.pdf</ref> oder JBoss (ab 2013). Zudem sind diverse Open-Source-Java-Frameworks (MyFaces, Axis2/Java, Spring, Hibernate = '''SASH'''.<ref>Open-Source-Frameworks auf HP NonStop-Servern, http://www.computerwoche.de/subnet/hp-instant-on/1933461/</ref>) zertifiziert worden, um auf der Plattform zusammen mit der HP NonStop Development Environment for [[Eclipse (IDE)|Eclipse]]<ref>HP NonStop Development Environment for Eclipse v5.0, {{Webarchiv|url=https://h20392.www2.hp.com/portal/swdepot/displayProductInfo.do?productNumber=HSB98V1 |wayback=20131116025300 |text=Archivierte Kopie |archiv-bot=2019-05-04 06:54:33 InternetArchiveBot }}</ref> Java-Projekte<ref>In 28 Tagen in die Java-NonStop-Welt, {{Toter Link |datum=2019-05 |url=http://www.commitwork.de/attachments/053_d-28-tage.pdf |text= |archivebot=2019-05-04 06:54:33 InternetArchiveBot}}</ref> implementieren zu können.

=== Migration zu x86 / Xeon Technologie ===
{{Hauptartikel|Intel Xeon}}
Im November 2013 hat HP angekündigt, die NonStop-Technologie auf die x86-Prozessorarchitektur zu erweitern.<ref>HP erweitert HP NonStop auf die x86-Serverplattform, http://www8.hp.com/de/de/hp-news/press-release.html?id=1519965&pageTitle=HP-erweitert-HP-NonStop-auf-die-x86-Serverplattform</ref> Seit April 2015 ist sie als NonStop X NS3 X1 und als NonStop X NS7 X1 verfügbar.<ref>HPE Integrity NonStop X,https://www.hpe.com/us/en/servers/nonstop.html</ref>

=== NonStop in der Cloud ===
Seit dem Frühjahr 2017 bietet HPE eine Virtualized NonStop an, die in einer Cloud betrieben werden kann.<ref>HPE Virtualized NonStop, https://www.hpe.com/h20195/V2/GetDocument.aspx?docname=a00001556ENW</ref>

== Usergruppen ==
* GTUG (German NonStop User Group)
* ITUG (International NonStop User Group) jetzt Teil der Connect (Users Group)

== Weblinks ==
* [https://www.hpe.com/de/de/servers/nonstop.html HPE NonStop Systems] – die Hauptseite der HPE Integrity NonStop Server
* [http://www.hpl.hp.com/techreports/tandem/ Tandem Technical Reports] – a page at HP with a number of Tandem white papers
* [http://www.hpl.hp.com/hpjournal/tandem/ Tandem Systems Review] PDFs 1983–1994
* [http://www.gtug.org GTUG] German NonStop User Group
* [http://www.connect-community.org/? HP Connect Community]
* [http://opensource.hp.com Open Source für HP NonStop]

== Einzelnachweise ==
<references>
<ref name=pelkmann>
{{Internetquelle |autor=Thomas Pelkmann, |werk=Computerwoche |titel=Ausfallsicherheit im Rechenzentrum: HP-NonStop-Systeme im Mission-Critical-Einsatz |datum=2011-04-28 |url=http://www.computerwoche.de/hardware/data-center-server/2484038/ |zugriff=2011-11-06}}
</ref>
<ref name=manhart>
{{Internetquelle |autor=Klaus Manhart |werk=Computerwoche |titel=HP NonStop Server: Mainframe-Zuverlässigkeit auf Standard-Architektur |datum=2010-12-10 |url=http://www.computerwoche.de/subnet/hp-instant-on/1929146/index2.html |zugriff=2011-11-06}}</ref>
</references>

{{SORTIERUNG:Hp Nonstop}}
[[Kategorie:Mikroprozessortechnik]]
[[Kategorie:Rechnerarchitektur]]
[[Kategorie:HP Inc.|Nonstop]]

NonStop - Versionsgeschichte

imported>TaxonBot: Bot: Auflösung doppelter toter Links nach https://de.wikipedia.org/w/index.php?title=Wikipedia:Bots/Anfragen&oldid=266185123#Aufl%C3%B6sung_der_doppelten_Toten_Links