imported>Nina: keine sinnvolle Zwischenüberschrift, siehe WP:WSIGA##Überschriften und Absätze

2025-04-27T17:42:42Z

keine sinnvolle Zwischenüberschrift, siehe WP:WSIGA##Überschriften und Absätze

Neue Seite

{{Gatter}}
Ein '''NAND-Gatter''' (von [[Englische Sprache|englisch]]: '''n'''ot '''and''' – ''nicht und'') ist ein [[Logikgatter]] mit zwei oder mehr Eingängen A, B, … und einem Ausgang Y, zwischen denen die logische Verknüpfung '''NICHT UND''' besteht. Ein NAND-Gatter gibt am Ausgang 0 aus, wenn alle Eingänge 1 sind. In allen anderen Fällen, d. h., wenn mindestens ein Eingang 0 ist, wird eine 1 ausgegeben.

{| class="wikitable"
|-
! rowspan="2"| Funktion
! colspan="3"| Schaltsymbol
! rowspan="2"| [[Wahrheitstabelle]]
! rowspan="2"| Relais-Logik
|- class="hintergrundfarbe5"
| IEC 60617-12
| US [[ANSI]] 91-1984
| [[DIN]] 40700 (vor 1976)
|-
|<math>Y = \overline{A \wedge B}</math> <math>Y = A\;\;\!\!\overline{\wedge}\;\;\!\!B</math> <math>Y = \overline{A\,B}</math> <math>Y = A\;\;\!\!|\;\;\!\!B</math> <math>Y = A \uparrow B</math>
|[[Datei:IEC NAND label.svg|125px|rahmenlos|alt=|klasse=skin-invert]]
|[[Datei:Nand-gate-en.svg|125px|rahmenlos|alt=|klasse=skin-invert]]
|[[Datei:Logic-gate-nand-de.svg|125px|rahmenlos|alt=|klasse=skin-invert]]
|
{| class="wikitable centered"
! style="width:33%;"| A
! style="width:33%;"| B
! style="line-height:1em;"| Y = A NAND B
|-
| {{Nein-Feld|0}} ||{{Nein-Feld|0}} ||{{Ja-Feld|'''1'''}}
|-
| {{Nein-Feld|0}} ||{{Ja-Feld|1}} ||{{Ja-Feld|'''1'''}}
|-
| {{Ja-Feld|1}} ||{{Nein-Feld|0}} ||{{Ja-Feld|'''1'''}}
|-
| {{Ja-Feld|1}} ||{{Ja-Feld|1}} ||{{Nein-Feld|'''0'''}}
|}
| [[Datei:Relay nand.svg|150px|rahmenlos|alt=|klasse=skin-invert]]
|}

Die Schreibweise <math>Y = A\;\;\!\!|\;\;\!\!B</math> entspricht dem [[Shefferscher Strich|Shefferschen Strich]].

== Logiksynthese ==
NAND-Gatter spielen in der [[Digitaltechnik]] die Rolle eines Standardbausteins, da sich allein mit ihnen alle logischen Verknüpfungen und somit auch komplexere [[Logische Schaltung|Schaltungen]] (wie [[Addierwerk|Addierer]], [[Multiplexer]] usw.) zusammenstellen lassen, siehe auch [[Boolesche Funktion#Vollständige Logiksysteme|vollständige Logiksysteme]].

[[Datei:4Bit Add.png|mini|ohne|hochkant=1.5|Schematische Darstellung eines 4-Bit-Addierers unter ausschließlicher Verwendung von NAND-Gattern; der groß gezeichnete, hierfür verwendete Grundbaustein addiert die Zustände an den Eingängen A, B und C zu einer zweistelligen [[Dualzahl]]]]

{| class="wikitable"
|+ Logische Verknüpfungen und deren Umsetzung mittels NAND-Gattern:
! colspan="2"|Verknüpfung!! Umsetzung
!Umsetzung in Formelschreibweise
!Schaltsymbole
|-
|[[Negation#Logik|Negation]]
| <code style="border:0;">NOT x</code>
| <code style="border:0;">x NAND x</code>
|<math>x \ \overline{\land} \ x</math>
|[[Datei:NOT from NAND.svg|40x40px|rahmenlos|alt=|klasse=skin-invert]]
|-
|[[Konjunktion (Logik)|Konjunktion]]
| <code style="border:0;">x AND y</code>
| <code style="border:0;">(x NAND y) NAND (x NAND y)</code>
|<math>\left(x \ \overline{\land} \ y \right) \ \overline{\land} \ \left(x \ \overline{\land} \ y \right)</math>
|[[Datei:AND from NAND.svg|60x60px|rahmenlos|alt=|klasse=skin-invert]]
|-
|Nicht-Und
| <code style="border:0;">x NAND y</code>
| <code style="border:0;">x NAND y</code>
|<math>x \ \overline{\land} \ y</math>
|[[Datei:NAND ANSI Labelled.svg|40x40px|rahmenlos|alt=|klasse=skin-invert]]
|-
|[[Disjunktion]]
| <code style="border:0;">x OR y</code>
| <code style="border:0;">(x NAND x) NAND (y NAND y)</code>
|<math>\left(x \ \overline{\land} \ x \right) \ \overline{\land} \ \left(y \ \overline{\land} \ y \right)</math>
|[[Datei:OR from NAND.svg|60x60px|rahmenlos|alt=|klasse=skin-invert]]
|- style="white-space:nowrap"
|Nicht-Oder
| <code style="border:0;">x NOR y</code>
| <code style="border:0;">((x NAND x) NAND (y NAND y)) NAND ((x NAND x) NAND (y NAND y))</code>
|<math>\left(\left(x \ \overline{\land} \ x \right) \ \overline{\land} \ \left(y \ \overline{\land} \ y \right)\right) \ \overline{\land} \ \left(\left(x \ \overline{\land} \ x \right) \ \overline{\land} \ \left(y \ \overline{\land} \ y \right)\right)</math>
|[[Datei:NOR from NAND.svg|80x80px|rahmenlos|alt=|klasse=skin-invert]]
|-
|rowspan="2"|[[Kontravalenz]]
|rowspan="2"| <code style="border:0;">x XOR y</code>
| <code style="border:0;">(x NAND (y NAND y)) NAND ((x NAND x) NAND y)</code>
|<math>\left(x \ \overline{\land} \ \left(y \ \overline{\land} \ y \right)\right) \ \overline{\land} \ \left(\left(x \ \overline{\land} \ x \right) \ \overline{\land} \ y \right)</math>
|[[Datei:XOR from NAND 2.svg|100x100px|rahmenlos|alt=|klasse=skin-invert]]
|-
| <code style="border:0;">((x NAND y) NAND y) NAND ((x NAND y) NAND x)</code>
|<math>\left(\left(x \ \overline{\land} \ y \right) \ \overline{\land} \ y \right) \ \overline{\land} \ \left(\left(x \ \overline{\land} \ y \right) \ \overline{\land} \ x \right)</math>
|[[Datei:XOR from NAND.svg|100x100px|rahmenlos|alt=|klasse=skin-invert]]
|-
|rowspan="2"|[[Logische Äquivalenz|Äquivalenz]]
|rowspan="2"| <code style="border:0;">x XNOR y</code>
| <code style="border:0;">(x NAND y) NAND ((x NAND x) NAND (y NAND y))</code>
|<math>\left(x \ \overline{\land} \ y \right) \ \overline{\land} \ \left(\left(x \ \overline{\land} \ x \right) \ \overline{\land} \ \left(y \ \overline{\land} \ y \right)\right)</math>
|[[Datei:XNOR from NAND 2.svg|100x100px|rahmenlos|alt=|klasse=skin-invert]]
|-
|≡ x ⇔ y
|
|
|-
|rowspan="2"| [[Implikation]]
|style="text-align:center"| x ⇒ y
| <code style="border:0;">x NAND (y NAND y)</code>
|<math>x \ \overline{\land} \ \left(y \ \overline{\land} \ y \right)</math>
|
|-
|style="text-align:center"| x ⇐ y
| <code style="border:0;">(x NAND x) NAND y</code>
|<math>\left(x \ \overline{\land} \ x \right) \ \overline{\land} \ y</math>
|
|-
|[[Tautologie (Logik)|Tautologie]]
|verum
| <code style="border:0;">(x NAND x) NAND x</code>
|<math>\left(x \ \overline{\land} \ x \right) \ \overline{\land} \ x</math>
|
|-
|[[Kontradiktion]]
|falsum
| <code style="border:0;">((x NAND x) NAND x) NAND ((x NAND x) NAND x)</code>
|<math>\left(\left(x \ \overline{\land} \ x \right) \ \overline{\land} \ x \right) \ \overline{\land} \ \left(\left(x \ \overline{\land} \ x \right) \ \overline{\land} \ x \right)</math>
|
|}

== Realisierung ==
[[Datei:Funktionsprinzip eines NAND-Gatters.svg|mini|Funktionsprinzip eines NAND-Gatters]]
Die schaltungstechnische Realisierung erfolgt zum Beispiel mit zwei (oder entsprechend mehr) in Reihe geschalteten Schaltern ([[Transistor]]en), die den Ausgang Q auf Masse (logisch 0) legen, wenn sie alle eingeschaltet sind. Ist einer von ihnen aus, so ist die Masseverbindung unterbrochen und der Ausgang Q liegt auf Pluspotential (logisch 1).

Der NAND-Standardbaustein in [[Transistor-Transistor-Logik]] (TTL), als Vierfach NAND-Gatter mit der Bezeichnung [[7400]] ein bekannter Digital-[[Integrierter Schaltkreis|IC]], verwendet anstelle mehrerer Transistoren einen einzigen Transistor mit mehreren Emittern am Eingang. Diese speziellen Transistoren werden auch als [[Multiemitter-Transistor]] bezeichnet. Die Vorgängerlogik, die [[Diode-Transistor-Logik]] (DTL), verwendet statt des Multiemitter-Transistor mehrere Eingangsdioden zur Verknüpfung.

In der [[NMOS-Logik]] kann ein NAND-Gatter mit drei gleichwertigen [[MOSFET|n-Kanal-MOS-Feldeffekttransistoren]] (n-MOSFETs) mit weniger Chipfläche realisiert werden. Die gleichwertige Funktion ist auch in [[Complementary metal-oxide-semiconductor|CMOS-Logik]] mit vier MOSFETs mit geringerer Leistung verfügbar: Liegt an Eingang A und B High-Potential, leiten T3 und T4, T1 und T2 sperren. Somit liegt am Ausgang Y Low-Potential an. Bei allen anderen Eingangszuständen liegt High-Potential am Ausgang, weil T1 und/oder T2 leiten und gleichzeitig T3 und/oder T4 sperren.

<gallery class="center skin-invert-image" caption="Schaltungstechnische Realisierungen von NAND-Gattern in verschiedenen Logiken:" perrow="4" widths="150" heights="150">
MC849 Circuit.svg|[[Diode-Transistor-Logik|DTL]]
7400 Circuit.svg|[[Transistor-Transistor-Logik|TTL]]
Nmos enhancement saturated nand.svg|[[NMOS-Logik|NMOS]]
Cmos nand.svg|[[Complementary metal-oxide-semiconductor|CMOS]]
</gallery>

In CMOS sind NAND-Gatter effizienter als [[NOR-Gatter]]<ref>{{Internetquelle |autor=J. S. Smith |url=https://inst.eecs.berkeley.edu/~ee105/sp04/handouts/lectures/Lecture18.pdf |titel=Digital circuits, sizing, output impedance, rise and fall time |werk= |hrsg=University of Berkeley |datum= |format=PDF |sprache=en |offline=1 |archiv-url=https://web.archive.org/web/20070706145946/https://inst.eecs.berkeley.edu/~ee105/sp04/handouts/lectures/Lecture18.pdf |archiv-datum=2007-07-06 |abruf=2024-01-22}}</ref> Dies liegt an der schnelleren Ladungsbeweglichkeit in den n-MOSFETs gegenüber den p-MOSFETs, so dass die im NAND-Gatter realisierte Parallelschaltung zweier p-MOSFETs günstiger ist als ihre Serienschaltung im NOR-Gatter. Daher werden NAND-Gatter bei CMOS-Schaltkreisen gegenüber NOR-Gattern generell bevorzugt.

== Literatur ==
* Erwin Böhmer, Dietmar Ehrhardt, Wolfgang Oberschelp: ''Elemente der angewandten Elektronik: Kompendium für Ausbildung und Beruf.'' 16. Auflage, Vieweg & Teubner Verlag, Wiesbaden 2010, ISBN 978-3-8348-0543-0, S. 240–242.
* [[Detlef Kamke]]: ''Digitalelektronik: Eine Einführung für Physiker.'' Teubner Verlag, Wiesbaden 1985, ISBN 978-3-519-03077-5, S. 33–35.

== Weblinks ==
{{Commonscat|NAND gates}}
* {{Webarchiv |url=http://www.informatik.fh-nuernberg.de/professors/roth/WS0607/GDI/Zusatzmaterial/Kap2_8_Gatter.pdf |text=Gatter (Symbole nach IEC 60617-12) |wayback=20091123023145}}
* [https://tams.informatik.uni-hamburg.de/lehre/2003ss/vorlesung/T2/t2-gatter.pdf Digitale Schaltungstechnik] (PDF, abgerufen am 17. September 2015)
* {{Webarchiv |url=http://sus.ziti.uni-heidelberg.de/Lehre/DSTVorlesung06/DST06_04_Logik_Gatter.pdf |text=Aussagenlogik und Gatter |wayback=20160501055350}}

== Einzelnachweise ==
<references />

[[Kategorie:Digitale Schaltungstechnik]]
[[Kategorie:Schaltalgebra]]

NAND-Gatter - Versionsgeschichte

imported>Nina: keine sinnvolle Zwischenüberschrift, siehe WP:WSIGA##Überschriften und Absätze