imported>17387349L8764: HC: Ergänze Kategorie:Mikroprozessor

2026-02-11T22:25:08Z

Neue Seite

Der Begriff '''Mikroarchitektur''' bezeichnet das Konzept, Design und die [[Implementierung]] eines bestimmten [[Befehlssatzarchitektur|Befehlssatzes]] und [[Logikgatter|Logik]] für einen [[Mikroprozessor]] (Recheneinheit) als Teil eines Computersystems. Eine Mikroarchitektur ist damit eine '''[[Rechnerarchitektur]]''', die sich auf spezifische Details konzentriert, wie die Rechen- und Steuereinheit und Datenpfaden. Beispielsweise gibt es auch Mikroarchitekturen für Halbleiterspeicher.<ref>{{Literatur |Autor=Ravi Nair |Titel=Evolution of Memory Architecture |Sammelwerk=Proceedings of the IEEE |Band=103 |Nummer=8 |Datum=2015-08 |Sprache=en |ISSN=1558-2256 |DOI=10.1109/JPROC.2015.2435018 |Seiten=1331–1345 |Online=https://ieeexplore.ieee.org/document/7151782/ |Abruf=2026-02-10}}</ref> Das Design oder der [[Entwurf integrierter Schaltungen|Entwurf]] einer Mikroarchitektur findet mittels [[Hardwarebeschreibungssprache]]n u. a. Werkzeugen aus der [[Electronic Design Automation]] (EDA) statt.

== Beschreibung ==
Eine Mikroarchitektur beschreibt:
# die ''Rechnerstruktur'', also den Aufbau eines Rechners aus Funktionseinheiten (z. B. die [[Arithmetisch-logische Einheit|ALU]], [[Register (Computer)|Register]]) und deren Verbindungstruktur (z. B. durch [[Bus (Datenverarbeitung)|Busse]]),
# sowie die ''Rechnerorganisation''<ref>{{Literatur |Autor=Hans Liebig |Titel=Rechnerorganisation |Verlag=Springer Berlin Heidelberg |Ort=Berlin, Heidelberg |Datum=2003 |Reihe=Springer-Lehrbuch |ISBN=978-3-540-00027-3 |DOI=10.1007/978-3-642-55490-2 |Online=http://link.springer.com/10.1007/978-3-642-55490-2 |Abruf=2026-02-10}}</ref>, d. h. die Organisation des Zusammenwirkens der Funktionseinheiten, so dass Arbeitsabläufe entstehen, welche Befehle ausführen.

Ein Mikroarchitektur bezieht sich <u>nicht</u> auf die physikalische ([[Integrierter Schaltkreis]]) und fertigungstechnische Realisierung (Verfahren der [[Halbleitertechnik|Halbleiter-]] bzw. [[Mikroelektronik]]) einer Recheneinheit.

=== Rechnerstruktur ===
Die ''Rechnerstruktur'' beinhaltet alle Funktionseinheiten und deren Verbindungsstruktur. Ein Beispiel für eine einfache ''Rechnerstruktur'' stellen die [[Von-Neumann-Architektur#Komponenten|Komponenten des Von-Neumann-Rechners]] dar.<ref>{{Literatur |Autor=Gerard O’Regan |Titel=Von Neumann Architecture |Sammelwerk=The Innovation in Computing Companion |Verlag=Springer International Publishing |Ort=Cham |Datum=2018 |Sprache=en |ISBN=978-3-030-02618-9 |DOI=10.1007/978-3-030-02619-6_54 |Seiten=257–259 |Online=http://link.springer.com/10.1007/978-3-030-02619-6_54 |Abruf=2026-02-10}}</ref><ref>{{Literatur |Autor=William Aspray |Titel=John von Neumann's Contributions to Computing and Computer Science |Sammelwerk=Annals of the History of Computing |Band=11 |Nummer=3 |Datum=1989-07 |Sprache=en |ISSN=0164-1239 |DOI=10.1109/MAHC.1989.10029 |Seiten=189–195 |Online=https://ieeexplore.ieee.org/document/4640586/ |Abruf=2026-02-10}}</ref><ref>{{Literatur |Autor=Barry Fagin, Dale Skrien |Titel=Debugging on the Shoulders of Giants: Von Neumann's Programs 65 Years Later |Sammelwerk=Computer |Band=45 |Nummer=11 |Datum=2012-11 |Sprache=en |ISSN=1558-0814 |DOI=10.1109/MC.2012.69 |Seiten=59–68 |Online=https://ieeexplore.ieee.org/document/6152078/ |Abruf=2026-02-10}}</ref>

=== Rechnerorganisation ===
Die ''Rechnerorganisation'' ist die Organisation des Zusammenwirkens aller Funktionseinheiten, so dass Arbeitsabläufe entstehen, welche die Befehle des Befehlssatzes ausführen. Die ''Rechnerorganisation'' wird durch das [[Steuerwerk|Leitwerk]] realisiert. Wesentliche Funktionseinheiten des Leitwerks sind dabei:

# Das [[Befehlszähler]]-Register, es enthält die (Arbeits-)Speicheradresse des aktuell ausgeführten Befehls
# Der [[Befehlsdecoder]]:
## Bei [[RISC]]-Architekturen besteht dieser aus [[Schaltnetz]]en.
## Bei [[Complex Instruction Set Computer|CISC]]-Architekturen werden die Befehle vom Befehlsdecoder in einen oder mehrere [[Mikrobefehl]]e (oder auch ''Mikrooperationen'') übersetzt. Diese Mikrobefehle werden in der Warteschlangeneinheit<ref>{{Literatur |Autor=Todd Austin|Titel=Rechnerarchitektur Von der digitalen Logik zum Parallelrechner |Auflage=6., aktualisierte Auflage |Verlag=Pearson Studium ein Imprint von Pearson Deutschland |Ort=Hallbergmoos |Datum=2014 |ISBN=978-3-86894-238-5 |Seiten=320}}</ref> gespeichert. Die Warteschlangeneinheit beinhaltet einen L0-Cache (die Warteschlange) und das [[Mikroprogrammsteuerwerk]]. Die Mikrobefehle des [[Microcode|Mikrocodes]] sind RISC ähnlich.
RISC-Architekturen verwenden eine sogenannte [[Operationensteuerung]], welche aus [[Endlicher Automat|endlichen Automaten]] besteht. CISC-Architekturen verwenden ein Mikroprogrammsteuerwerk, welches auch aus endlichen Automaten besteht. Aufgabe beider Einheiten ist es Befehle (Befehle des Befehlssatzes bei RISC, Mikrobefehle aus der Warteschlangeneinheit bei CISC) in Steuersignale für die Funktionseinheiten zu überführen. Hier wird auch, falls vorhanden, das [[Dynamisches Scheduling|dynamische Scheduling]] der Befehle realisiert.

== Merkmale ==
Bei der Optimierung auf verschiedene Leistungsziele müssen die auszuführenden Programme, der Befehlssatz, die Mikroarchitektur, die Fertigung und deren Zusammenspiel berücksichtigt werden. Trotz dieses Themenkomplexes gibt es Leistungseigenschaften, die alleine von der Mikroarchitektur abhängen. Beispiele sind:

=== Skalarität ===
Sie legt fest, wie viele Befehle des Befehlssatzes ein Prozessorkern maximal pro Taktzyklus abarbeiten kann. Man unterscheidet:
# nicht skalare Prozessoren, die kein Pipelining benutzen. Diese Rechner arbeiten in jedem Fall weniger als einen Maschinenbefehl pro Taktzyklus ab.
# skalare Prozessoren, die [[Pipeline (Prozessor)|Pipelining]] benutzen. Diese Rechner arbeiten im Optimalfall genau einen Befehl pro Taktzyklus ab.
# [[Superskalarität|superskalare Prozessoren]], die weiterentwickeltes Pipelining benutzen. Sie arbeiten im Optimalfall mehr als einen Befehl pro Taktzyklus ab. Die Prozessoren aller modernen Desktoprechner (2018) sind superskalar.

=== Cache ===
Zur Beschleunigung der Ausführung von Maschinenbefehlen werden ein oder mehrere [[Cache]]s genutzt. Caches sind notwendig, um die mittlerweile 2 Größenordnungen an Geschwindigkeitsunterschied zwischen Prozessorkernen (0,2–0,8 ns/Takt) und Hauptspeicher (45–70 ns) abfangen zu können und um mehrere Kerne innerhalb einer CPU zu ermöglichen. Mittlerweile sind mindestens 2 Cache-Level (ARM) üblich, bei Intel/AMD sind 3 Cache-Level üblich. Zur Wahrung der Konsistenz der Caches bei Mehrkernprozessoren werden zusätzlich [[Cache-Kohärenz]]-Protokolle verwendet.

=== Parallelisierung ===
Es werden [[Mehrkernprozessor|Mehrkernrechner]], [[Mehrprozessorsystem]]e und [[Parallelrechner]] zur gleichzeitigen Abarbeitung mehrerer sequentieller Programme genutzt. Auch unterstützen moderne Rechner paralleles Rechnen auf einem Kern durch Erweiterungen in der Befehlssatzarchitektur, wie [[Multi Media Extension]] (MME). Es gibt jedoch Grenzen, wie weit eine Anwendung parallelisiert werden kann, siehe auch [[Amdahlsches Gesetz|Amdahls]] oder [[Gustafsons Gesetz]].

== Literatur ==
{{Siehe auch|Rechnerarchitektur|Mikroprozessor|Entwurf integrierter Schaltungen}}

* {{Literatur |Autor=John L. Hennessy, David A. Patterson, David Goldberg, Krste Asanovic |Titel=Computer Architecture. A Quantitative Approach |Auflage=3rd |Verlag=Morgan Kaufmann |Ort=Amsterdam |Datum=2004 |Sprache=en |ISBN=978-1-55860-724-8 |Online=https://archive.org/details/computerarchitec0003henn/mode/2up}}
* {{Literatur |Autor=Mark Burrell |Titel=Fundamentals of Computer Architecture |Verlag=Bloomsbury Academic |Ort=London |Datum=2017 |Sprache=en |ISBN=978-0-333-99866-3 |DOI=10.1007/978-1-137-11313-9}}
* {{Literatur |Titel=Handbook of Computer Architecture |Hrsg=Anupam Chattopadhyay |Verlag=Springer Nature Singapore |Ort=Singapore |Datum=2025 |Sprache=en |ISBN=978-981-15-6401-7 |DOI=10.1007/978-981-15-6401-7}}

== Weblinks ==
{{Commonscat|Microarchitectures}}
== Einzelnachweise ==
<references />

{{Navigationsleiste Prozessorarchitektur}}
{{Navigationsleiste Intel-Mikroarchitekturen}}

[[Kategorie:Prozessorarchitektur nach Befehlssatz]]
[[Kategorie:Rechnerarchitektur]]
[[Kategorie:Mikroprozessor]]

Mikroarchitektur - Versionsgeschichte

imported>17387349L8764: HC: Ergänze Kategorie:Mikroprozessor