imported>Aka: Null vor Datumsangabe entfernt, Links normiert, Kleinkram

2025-02-04T16:34:02Z

Null vor Datumsangabe entfernt, Links normiert, Kleinkram

Neue Seite

[[Datei:KL MME U80701.jpg|mini|U80701FC im CQFP-Gehäuse.]]
[[Datei:U80701.png|mini|Der U80701 (oben geöffnet) im CQFP-68-Gehäuse.]]
[[Datei:MME U80701 Proto hires.jpg|mini|U80701FC Prototyp]]
[[Datei:MME U80701 tsd.jpg|mini|U80701FC in den [[Technische Sammlungen Dresden|Technischen Sammlungen Dresden]] ]]
Der '''U80701''' ist ein Nachbau des [[Mikroprozessor]]s vom Typ [[MicroVAX 78032]] der [[Digital Equipment Corporation]] (DEC), der mittels [[Reverse Engineering]] entwickelt wurde. Er war der erste in der [[Deutsche Demokratische Republik|Deutschen Demokratischen Republik]] (DDR) hergestellte 32-Bit-[[Prozessor]] und wurde entwickelt, um die damals führende Rechnerlinie von Digital Equipment Corporation, speziell der [[Virtual Address eXtension|MicroVAX]] II, in der DDR verfügbar zu machen. Der zum U80700-Schaltkreissystem gehörende Prozessor wurde am 14. August 1989 offiziell vorgestellt. Das Entwicklerkollektiv des Schaltkreissystems wurde am 6. Oktober 1989 mit dem [[Nationalpreis der DDR]] I. Klasse für Wissenschaft und Technik ausgezeichnet.

Der Mikroprozessor sollte im [[Kombinat Robotron|Robotron]]-Arbeitsplatzrechner [[K 1820]], einem Nachbau der MicroVAX II, verwendet werden.<ref>''[https://aprw.de/K1820/vvs-d-063-247_89-pflichtenheft_k_1820.pdf Pflichtenheft Arbeitsstation 32 bit K 1820 auf Basis Mikroprozessorfamilie MP 700.]'' VVS d 063–247/89, VEB Robotron-Elektronik Dresden, März 1989, Sächsisches Hauptstaatsarchiv Dresden 11594-1361/1-2 (PDF-Datei 4,8 MB).</ref> Von diesem System wurden 10 Muster gebaut.<ref>Dieter Walter: [https://robotron.foerderverein-tsd.de/RED/robotronREDa.pdf ''Geschichte des VEB Robotron-Elektronik Dresden.''] Dresden 2006, S. 40–41. (PDF-Datei; 1,1 MB)</ref> Auf der [[Leipziger Frühjahrsmesse]] 1990 wurde der Mikroprozessor in einer Vitrine des [[Kombinat Mikroelektronik Erfurt|VEB Mikroelektronik „Karl-Marx“ Erfurt]] ausgestellt. Seitens der [[Sowjetunion]] lag Interesse an dem Schaltkreis wie auch am K 1820 vor.<ref>{{Literatur | Autor=W. E. Schlegel | Titel=Messebericht LFM 1990 | Sammelwerk=radio fernsehen elektronik | ISSN=1436-1574| Nummer=6 | Jahr=1990 | Seiten=345}}</ref> Der Prozessor U80701 wurde nicht mehr in Serienproduktion gefertigt. Ab 1995 sollte ein Mikroprozessorsystem U80900 nach dem Vorbild [[CVAX|CVAX 78034]] für das Nachfolgemodell K 1830 (entsprechend MicroVAX III) das U80700-System ablösen.<ref>Autorenkollektiv: ''[https://aprw.de/K1820/vvs-d-063-430_89_konzeption_zur_entwicklung_der_rechentechnik_bis_zum_jahre_2000-15-09-1989.pdf Konzeption zur Entwicklung der der Rechentechnik bis zum Jahre 2000.]'' 1. Fassung. VVS d 063–430/89, VEB Kombinat Robotron, Dresden, 15. September 1989 (PDF-Datei 11,7 MB)</ref>

== Architektur ==
Die [[Hauptprozessor|CPU]] war in einem 68-poligen FlatPack-[[Plaste|Plast]]- oder [[Keramik]][[Chipgehäuse|gehäuse]] untergebracht. Die integrierte Speicherverwaltungseinheit ([[Memory Management Unit|MMU]]) konnte bis zu 16 [[Byte|MB]] physikalischen sowie bis zu 4 Gigabyte virtuellen Speicher adressieren und unterstützte einen 512 Byte seitenorientierten [[Speicherschutz|Schutzmechanismus]] sowie eine Verwaltung der Zugriffsrechte.<ref>Applikationszentrum Elektronik: [https://datasheets.chipdb.org/DDR/U80701.pdf ''Mikroelektronik Gesamtübersicht.''] (PDF; 1,1 MB) Info-Verlag electronic, Berlin 1990, S. 236.</ref>

Die Programmierung erfolgte über 175 [[Maschinenbefehl]]e, 16 32-Bit-breite allgemeine sowie 20 Prozessor- beziehungsweise interne [[Register (Computer)|Register]]. Die CPU hatte einen 62,4 KB großen [[Festwertspeicher|ROM]] mit integriertem 8-Byte-Prefetch-[[Stapelspeicher|Stack]]. Das ROM enthielt ein Programm zur Ablaufsteuerung. Adress- und Datenbus belegten dieselben Pins, deswegen wurde hier das [[Multiplexer|Multiplexverfahren]] verwendet. Des Weiteren war es möglich, die CPU durch eine zusätzliche [[Gleitkommaeinheit]] zu erweitern.

Zum U80700-Prozessorsystem gehörten folgende Schaltkreise<ref>Autorenkollektiv: ''[https://aprw.de/K1820/vvs-b-410-24_89_fortschreibung_des_perspektivischen_bauelemente-sortimentes_fuer_den_zeitraum_1990-1995.pdf_OCR.pdf Fortschreibung des perspektivischen Sortiments aktiver elektronischer Bauelemente für den Zeitraum 1990 - 1995.]'' VVS b 410–24/89, VEB Kombinat Mikroelektronik, Erfurt, 3. November 1989 (PDF-Datei 11,7 MB)</ref>:
* U80701: Hauptprozessor (CPU)
* U80702: [[Reed-Solomon-Code|Reed-Solomon]]-Generator (RSG)
* U80703: [[Gleitkommaeinheit|Gleitkommaprozessor]] (FPU)
* U80707: DIGITAL Link asynchronous receiver/transmitter (DLART)
* U80709: CPU-Interface-[[Gate-Array]] (CIGA)
* U80711: Bus-Interface-Gate-Array (BIGA)

Die einzelnen Bestandteile des U80700-Schaltkreissystems wurden unter Leitung des Kombinats Mikroelektronik Erfurt in arbeitsteiliger Zusammenarbeit mit den Kombinaten Robotron und [[Carl Zeiss (Unternehmen)#Carl Zeiss in Jena|Carl-Zeiss Jena]] ([[Zentrum Mikroelektronik Dresden]]) sowie dem [[Zentralinstitut für Kybernetik und Informationsprozesse]] Berlin der [[Akademie der Wissenschaften der DDR]] entwickelt. So wurde beispielsweise Robotron-Elektronik Dresden (Fachgebiet E9 und E5) mit der Entwicklung der U80702, U80703 und U80707 bis hin zu pflichtenheftgemäßen Mustern beauftragt.<ref>''Pflichtenhefte [https://aprw.de/K1820/vvs-d-063-283+284_89-pflichtenheft_u80702.pdf U80702], [https://aprw.de/K1820/vvs-d-063-267+268_89-pflichtenheft_u807023.pdf U80703], [https://aprw.de/K1820/vvs-d-063-270+271_89-pflichtenheft_u80707.pdf U80707.]'' VVS d 063–284/89, VVS d 063–267/89, VVS d 063–270/89, VEB Robotron-Elektronik Dresden, Februar 1989, Sächsisches Hauptstaatsarchiv Dresden 11594-1361/1-2</ref>

== Daten ==

{| class="wikitable zebra"
|+ Technische Daten
|Hersteller: || [[Volkseigener Betrieb|VEB]] [[Kombinat Mikroelektronik Erfurt|Mikroelektronik „Karl Marx“ Erfurt]]
|-
|Bezeichnung: || U 80701 FC
|-
|Adressbus: || 32 Bit intern/extern
|-
|Datenbus: || 32 Bit intern/extern
|-
|Entwicklungsbeginn:|| 1986
|-
|nicht funktionierende Muster :|| 1988
|-
|erste funktionsfähige Muster: || 1989
|-
|Technologie: || nSG ([[NMOS-Logik|NMOS]]-[[Silizium-Gate-Technik]])
|-
|Transistoranzahl: || zirka 130.000
|-
|Chipfläche: || 85 mm²
|-
|Taktfrequenz: || effektiv 5 MHz (abgeleitet aus 40 MHz)
|-
|Verarbeitungsgeschwindigkeit [[K 1820]]: || 0,9 [[MIPS (Einheit)|MIPS]]
|-
|[[Memory Management Unit|MMU]]: || integriert
|-
|Gehäuse: || [[Plastic Leaded Chip Carrier|PLCC]]-68 laut Quelle #3, auch [[QFP|CQFP]]-68 bekannt (s. Fotos)
|}

{| class="wikitable zebra"
|+ Anschlüsse
! Bezeichnung || Ein-/Ausgang || Beschreibung
|-
| CLK1 || Eingang || Eingangstakt
|-
| CLK0 || Ausgang || Taktausgabe der Normalfrequenz
|-
| RESET# || Eingang || RESET der CPU
|-
| BM0..BM3 || Ausgänge || Byte-Maske
|-
| DAL0..DAL31 || Ein-/Ausgänge || gemultiplexter Daten-/Adressbus
|-
| AS# || Ausgang, [[Tristate]] || Adress strobe
|-
| DS# || Ausgang, Tristate || Data strobe
|-
| DBE# || Ausgang, Tristate || Data buffer enable
|-
| WR# || Ausgang, Tristate || Write
|-
| EPS# || Ausgang || External processor strobe
|-
| CS0, CS1 || Ausgänge, Tristate || Bus cycle status
|-
| CS2 || Ein-/Ausgang, Tristate || Bus cycle status
|-
| RDY# || Eingang || Ready
|-
| ERR# || Eingang || Error
|-
| DMR# || Eingang || DMA request
|-
| DMG# || Ausgang || DMA grant
|-
| HALT# || Eingang || Halt-Interrupt-Anforderung
|-
| INTTIM# || Eingang || Timer-Interrupt-Anforderung
|-
| PWRFL# || Eingang || Power-Fail-Interrupt-Anforderung
|-
| IRQ0#…IRQ3# || Eingänge || Interrupt-Anforderung für Standard-I/O-Interrupts
|-
| TEST || Eingang || Testeingang für Bauelemente-Hersteller
|-
| UCCX || – || Betriebsspannung zur Versorgung der Pinlogik des Daten-/Adressbusses
|-
| USSX || – || Bezugspotential für UCCX
|-
| UCCI || – || Betriebsspannung für Schaltkreislogik
|-
| USSI || – || Bezugspotential für UCCI
|-
| UBB || – || Bulkspannung, intern generiert
|}

== Quellen ==
* ''Funkamateur.'' 38, H. 10, 1989, S. 473 (Bild #2).
* Klaus Krakat: [https://www.computerwoche.de/a/ddr-kombinat-entwickelt-die-erste-eigene-32-bit-cpu,1152313 ''DDR-Kombinat entwickelt die erste eigene 32-Bit-CPU.''] Computerwoche Nr. 41, 6. Oktober 1989.
* [[MP Mikroprozessortechnik|Mikroprozessortechnik]], 11/1989, S. 322, ''[[iarchive:Mikroprozessortechnik 1987-1990/Mikroprozessortechnik 89 1-12/page/n362|Erster 32-Bit-Mikroprozessor aus Erfurt ermöglicht neue Rechnergeneration von Robotron]]''
* Applikationszentrum Elektronik: [https://datasheets.chipdb.org/DDR/U80701.pdf ''Mikroelektronik Gesamtübersicht.''] (PDF; 1,1 MB) Info-Verlag electronic, Berlin 1990, S. 234–236.
* Autorenkollektiv: ''Technisches Handbuch ZVE KAC20.'' VEB Robotron-Elektronik Dresden, Dezember 1989.

== Weblinks ==
* [https://www.sax.de/~zander/museum/32bitic_c.jpg Bild von Prototypen U80701 und U80703] Bild von [http://www.sax.de/~zander/ Ulrich Zander]
* [https://www.aprw.de/K1820/DC333_u80701_n.jpg Vergleich Chip-Fotos vom DEC 78032 und U80701]
* [https://www.aprw.de/K1820/M10_u80701_front.jpg Sowjetisches, microVAX II-kompatibles Mainboard M10 mit U80701FC]
* [https://simh.trailing-edge.com/semi/uvax.html DEC's first single chip VAX microprocessor 78032 (DC333) at The Computer History Simulation Project]
* Könau, St.: [https://www.mz-web.de/mitteldeutschland/hightech-aus-der-ddr-feier-fuer-den-falschen-chip-7256262 ''Feier für den falschen Chip.''] Mitteldeutsche Zeitung, 8. Januar 2010, Artikel zur Übergabe des U80701 an Erich Honecker
* [https://www.aprw.de/U80701/U80701.htm Bilder aus dem Bundesarchiv zur Übergabe des U80701 an Erich Honecker]
* Kaussler, R.: [https://www.richis-lab.de/cpu06.htm Chipanalyse U80701 und Vergleich mit DEC 78032]

== Einzelnachweise ==
<references />

[[Kategorie:Mikroprozessor]]
[[Kategorie:Kombinat Mikroelektronik]]

MME U80701 - Versionsgeschichte

imported>Aka: Null vor Datumsangabe entfernt, Links normiert, Kleinkram