~2026-10893-09: unnötige Details entfernt

2026-03-04T20:22:52Z

unnötige Details entfernt

Neue Seite

Die '''Logiksynthese''' ist ein Bereich der [[Technische Informatik|technischen Informatik]] und [[Elektrotechnik]]/[[Nachrichtentechnik]], der sich mit dem Entwurf von [[Elektronische Schaltung|elektronischen Schaltungen]] beschäftigt, die eine [[boolesche Funktion]] realisieren. Basis ist die [[boolesche Algebra]]. Ziel ist es, aus den vielen Möglichkeiten zur Realisierung einer Booleschen Funktion die kostengünstigste zu finden. Für die Realisierung von Booleschen Funktionen durch ein [[Programmable Logic Array|PLA]] bedeutet kostengünstig, eine Boolesche Funktion mit möglichst wenig Zeilen (entsprechend den [[Konjunktionsterm|Monomen]] des Booleschen Ausdrucks) sowie insgesamt möglichst wenig Transistoren pro Zeile (entsprechend den [[Literal]]en des Booleschen Ausdrucks) zu finden. Dies wird mit dem [[Verfahren nach Quine und McCluskey]] oder der veralteten Methode des [[Karnaugh-Veitch-Diagramm]]s erreicht.

Für [[FPGA]]s ist die Aufgabenstellung komplexer, da dieselbe Funktion aus verschiedenen Grundelementen des FPGA realisiert werden kann.

Für eine optimale Lösung sind hierbei die logischen Gleichungen um [[Randbedingung]]en (engl. {{lang|en|constraints}}) zu ergänzen.
Bei der Entwicklung von digitalen [[Integrierter Schaltkreis|integrierten Schaltkreisen]], wie zum Beispiel [[Mikroprozessor]]en, ist die Logiksynthese einer von mehreren [[Chipentwurf|Entwurfsschritten]].<ref>{{Literatur |Autor=Jean-Pierre Deschamps, Elena Valderrama, Lluis Terés |Titel=Design Methods |Sammelwerk=Digital Systems |Verlag=Springer International Publishing |Ort=Cham |Datum=2017 |Sprache=en |ISBN=978-3-319-41197-2 |DOI=10.1007/978-3-319-41198-9_6 |Seiten=171–177 |Online=https://link.springer.com/chapter/10.1007/978-3-319-41198-9_6 |Abruf=2022-12-14}}</ref>

== Siehe auch ==
*[[Chipentwurf]]
* [[Synthese (Elektrotechnik)]]
* [[Chipentwurf]]
* [[Advanced Boolean Equation Language]]
* [[Very High Speed Integrated Circuit Hardware Description Language|VHDL]], [[Verilog]]

== Einzelnachweise ==
<references />
[[Kategorie:Programmierbare Logik]]

Logiksynthese - Versionsgeschichte

~2026-10893-09: unnötige Details entfernt