<?xml version="1.0"?>
<feed xmlns="http://www.w3.org/2005/Atom" xml:lang="de">
	<id>https://wiki-de.moshellshocker.dns64.de/index.php?action=history&amp;feed=atom&amp;title=Load-Link%2FStore-Conditional</id>
	<title>Load-Link/Store-Conditional - Versionsgeschichte</title>
	<link rel="self" type="application/atom+xml" href="https://wiki-de.moshellshocker.dns64.de/index.php?action=history&amp;feed=atom&amp;title=Load-Link%2FStore-Conditional"/>
	<link rel="alternate" type="text/html" href="https://wiki-de.moshellshocker.dns64.de/index.php?title=Load-Link/Store-Conditional&amp;action=history"/>
	<updated>2026-05-18T20:27:16Z</updated>
	<subtitle>Versionsgeschichte dieser Seite in Wikipedia (Deutsch) – Lokale Kopie</subtitle>
	<generator>MediaWiki 1.43.8</generator>
	<entry>
		<id>https://wiki-de.moshellshocker.dns64.de/index.php?title=Load-Link/Store-Conditional&amp;diff=1349311&amp;oldid=prev</id>
		<title>imported&gt;Aka: Abkürzung korrigiert</title>
		<link rel="alternate" type="text/html" href="https://wiki-de.moshellshocker.dns64.de/index.php?title=Load-Link/Store-Conditional&amp;diff=1349311&amp;oldid=prev"/>
		<updated>2018-02-23T22:02:00Z</updated>

		<summary type="html">&lt;p&gt;Abkürzung korrigiert&lt;/p&gt;
&lt;p&gt;&lt;b&gt;Neue Seite&lt;/b&gt;&lt;/p&gt;&lt;div&gt;&amp;#039;&amp;#039;&amp;#039;Load Link/Store Conditional&amp;#039;&amp;#039;&amp;#039; (&amp;#039;&amp;#039;&amp;#039;LL/SC&amp;#039;&amp;#039;&amp;#039;) (engl. etwa „Referenz laden/bedingt schreiben“) ist ein Paar von [[Hauptprozessor|Prozessor]]-[[Maschinensprache|Befehlen]], die eine [[RMW-Befehl|read-modify-write]] Operation implementieren. Der LL-Befehl lädt eine Speicherstelle, ihr Inhalt kann verändert werden, und der SC Befehl schreibt den neuen Wert zurück in die referenzierte Speicherstelle, unter der Bedingung, dass diese &amp;#039;&amp;#039;nicht verändert&amp;#039;&amp;#039; wurde. Wurde die Speicherstelle verändert, schlägt die Schreiboperation fehl. Für den Grad der Veränderung gibt es eine starke und eine schwache Semantik (s.&amp;amp;nbsp;u.).&lt;br /&gt;
&lt;br /&gt;
LL/SC-Operationen dienen zur Implementierung von [[Atomare Operation|atomaren Operationen]] ohne die Verwendung von [[Lock]]s (&amp;#039;&amp;#039;lock-free&amp;#039;&amp;#039;). Durch die Verknüpfung von Lese- und Schreiboperation ist ihre Semantik enger gefasst als bei der [[Compare-and-swap]]-Operation, da diese keinen (nicht-verändernden) Zugriff auf die referenzierte Speicherstelle erkennen kann.&lt;br /&gt;
&lt;br /&gt;
Implementierungen des LL/SC-Befehlspaares existieren auf verschiedenen [[Rechnerarchitektur]]en, unter anderem:&lt;br /&gt;
ldl_l/stl_c und ldq_l/stq_c ([[Alpha-Prozessor]]), lwarx/stwcx ([[PowerPC]]), ll/sc ([[MIPS-Architektur]]), und ldrex/strex ([[ARM-Architektur]] ab Version 6). Diese Architekturen basieren meist auf der [[RISC]]-Philosophie, deren [[Befehlssatz]] die Speicherzugriffe auf [[Load/Store-Architektur|Lese- und Schreibbefehle]] reduziert.&lt;br /&gt;
&lt;br /&gt;
== Starke und Schwache Semantik ==&lt;br /&gt;
In der engen Auslegung der Semantik schlägt das LL/SC-Befehlspaar nur dann fehl, wenn zwischen dem LL- und dem SC-Befehl ein Zugriff auf die referenzierte Speicherstelle stattfindet.&lt;br /&gt;
&lt;br /&gt;
Auf vielen Architekturen führen aber auch andere Ereignisse zu einem überflüssigen Fehlschlag, zum Beispiel bei [[Kontextwechsel]]n, [[Interrupt]]s oder auch anderen Speicherzugriffen.&lt;br /&gt;
&lt;br /&gt;
== Siehe auch ==&lt;br /&gt;
* [[Prozesssynchronisation]]&lt;br /&gt;
* [[Paralleler Algorithmus]]&lt;br /&gt;
* [[Parallele Programmierung]]&lt;br /&gt;
&lt;br /&gt;
[[Kategorie:Betriebssystemtheorie]]&lt;br /&gt;
[[Kategorie:Parallelverarbeitung]]&lt;/div&gt;</summary>
		<author><name>imported&gt;Aka</name></author>
	</entry>
</feed>