https://wiki-de.moshellshocker.dns64.de/index.php?action=history&feed=atom&title=Load%2FStore-ArchitekturLoad/Store-Architektur - Versionsgeschichte2026-05-31T09:28:29ZVersionsgeschichte dieser Seite in Wikipedia (Deutsch) – Lokale KopieMediaWiki 1.43.8https://wiki-de.moshellshocker.dns64.de/index.php?title=Load/Store-Architektur&diff=267308&oldid=previmported>Trustable: Kleinigkeiten verbessert2024-04-12T22:56:28Z<p>Kleinigkeiten verbessert</p>
<p><b>Neue Seite</b></p><div>Eine '''Load/Store-Architektur''' ist eine [[Prozessorarchitektur]], deren [[Befehlssatz]] Daten-Speicherzugriffe ausschließlich mit speziellen Lade- (''Load'') und Speicher-(''Store'')Befehlen erlaubt. Sie wird auch als [[Register (Prozessor)|Register]]-Register-Architektur bezeichnet.<ref>{{Webarchiv|url=https://www.et.tu-dresden.de/ifa/uploads/media/MRT1-003_Befehlssatzarchitektur_01.pdf |wayback=20160222221210 |text=Archivierte Kopie |archiv-bot=2019-04-28 04:06:42 InternetArchiveBot }} (Seite 7)</ref> [[Reduced Instruction Set Computer|RISC]]-Architekturen sind grundlegend durch ihre Eigenschaft als Load/Store-Maschinen definiert. Während klassische [[CISC]]-Architekturen für [[Arithmetisch-logische Einheit|ALU]]-Befehle (etwa Addieren oder Multiplizieren) direkten Speicherzugriff erlauben, ist dies bei Load/Store-Architekturen nur in mehreren Schritten über die Zwischenspeicherung der Argumente in Registern möglich. Daher ist der Registersatz üblicherweise im Vergleich zu CISC-Systemen größer.<br />
<br />
Fast alle RISC-Architekturen sind Load/Store-Architekturen, Beispiele sind [[Alpha-Prozessor|Alpha]], [[Arm-Architektur|Arm]], [[MIPS-Architektur|MIPS]], [[Sun SPARC|SPARC]] und [[SuperH]].<br />
Dagegen ist die Architektur der [[X86-Prozessor|x86]]-Prozessoren keine Load/Store-Architektur.<br />
<br />
== Einzelnachweise ==<br />
<references /><br />
<br />
[[Kategorie:Rechnerarchitektur]]</div>imported>Trustable