imported>Hm-gt: /* Weblinks */

2024-05-18T09:33:17Z

Weblinks

Neue Seite

{| style="float:right;"
| [[Datei:KL Intel i960 PGA.jpg|mini|120px|Intel i960 Prozessor im [[Pin Grid Array|PGA]]-Gehäuse]]
| [[Datei:KL Intel i960 PLCC.jpg|mini|120px|Intel N80960SA im [[Plastic Leaded Chip Carrier|PLCC]]-Gehäuse]]
|-
| [[Datei:KL Intel i960 BGA.jpg|mini|120px|Intel GC80960RD66 im [[Ball Grid Array|BGA]]-Gehäuse]]
| [[Datei:KL Intel i960 BGA 2.jpg|mini|120px|Intel GC80960RN, im BGA-Gehäuse]]
|-
| [[Datei:Intel 80960HD die.JPG|mini|120px|[[Die (Halbleitertechnik)|Die]] eines 80960HD]]
| [[Datei:Intel 80960CA die.JPG|mini|120px|Die eines 80960CA]]
|-
| colspan="2" | [[Datei:Mylex DAC960PG PJ.jpg|mini|270px|mylex 3-Kanal-Ultra-[[SCSI]]-Raid-Controller mit i960 (GC80960RD66)]]
|}

'''Intel i960''' (auch '''Intel 80960''') ist ein [[Reduced Instruction Set Computer|RISC]]-basiertes [[Mikroprozessor]]-Design des Unternehmens [[Intel]]. Es war während der 1990er Jahre als [[Eingebettetes System|Embedded]]-[[Mikrocontroller]] recht erfolgreich, einige Zeit sogar so sehr, dass es den [[AMD Am29000]] von der Spitze dieses Marktes verdrängte. Trotz dieses Erfolges wurde der Vertrieb des i960 in den späten 1990er Jahren aufgrund eines Vertrages mit der [[Digital Equipment Corporation]], welcher Intel erlaubte, das Design der [[StrongARM]]-CPU zu benutzen, eingestellt.

== Vorgeschichte ==
Das i960-Design kann man als Intels Weiterentwicklung des hauseigenen, zum Scheitern verurteilten [[Intel iAPX 432|iAPX-432]]-Designs der frühen 1980er Jahre sehen. Die Idee hinter dem iAPX 432 war direkte Unterstützung von „high-level“ Funktionen wie tagged- und protected-Memory oder Garbage-Collection in Hardware. Durch die Komplexität des [[Befehlssatz]]es, seine Multi-Chip-Implementierung und andere Designschwächen war der iAPX 432 sehr langsam im Vergleich zu anderen Prozessoren seiner Zeit.

Im Jahr 1984 starteten Intel und [[Siemens]] ein gemeinsames Projekt namens [[BiiN]], um ein fehlertolerantes objektorientiertes High-End-Computersystem, das vollständig in [[Ada (Programmiersprache)|Ada]] programmiert werden sollte, zu entwickeln. Viele der Mitglieder des i432-Teams arbeiteten auch an diesem Projekt. Der anvisierte Markt des BiiN-Systems waren Benutzer von hochverfügbaren Computersystemen wie Banken, Industrie und [[Kernkraftwerk]]e.

Das Speicherschutzsystem des i432 beeinflusste das Design des BiiN-Systems.

== Architektur ==
Um den Leistungsproblemen des i432 vorzubeugen, wurde der Prozessor im [[Reduced Instruction Set Computer|RISC]]-Design implementiert. Der Speicherbus war 33 Bit breit (ein 32-Bit-Datenwort und ein {{lang|en|„Marker Bit“}} für den Speicherschutz). In vielen Belangen folgte der i960 dem [[Berkeley RISC|Berkeley-RISC]]-Design, beispielsweise in der Verwendung von [[Registerfenster]]n, einer implementierungsspezifischen Anzahl von Caches für die „per-subroutine“ Register für schnelle Routinenaufrufe. Anders als der [[Intel 80386|i386]], aber wie die meisten anderen 32-Bit-Designs, hatte der i960 einen 32-Bit-Adressraum ohne Speichersegmentierung. Von der i960-Architektur gab es auch eine [[superskalar]]e Implementierung mit Instruktionen, die simultan auf mehrere Einheiten im Prozessor aufgeteilt wurden.

Sie werden meist in [[Netzwerk]]komponenten, [[RAID]]-Systemen, [[Terminal (Computer)|Terminal-Computern]] oder bildgebenden Geräten wie [[Drucker (Gerät)|Druckern]] eingesetzt. Ausgelegt sind sie auf die schnelle Aufnahme, Verarbeitung und Weitergabe von Daten.

== Weblinks ==
{{commonscat}}
* [https://web.archive.org/web/20140310023336/http://www.intel.com/design/i960/ ''i960 Processors.''] www.intel.com, abgerufen am 12. Oktober 2011. (englisch)

{{Navigationsleiste Intel-Prozessoren}}

[[Kategorie:Intel-Prozessor|I960]]

Intel i960 - Versionsgeschichte

imported>Hm-gt: /* Weblinks */