imported>Joewees: Identische Daten zusammengefasst

2025-10-17T12:12:57Z

Identische Daten zusammengefasst

Neue Seite

{{Infobox Mikroprozessor
|Name = Itanium
|Bild = Itanium logo neu.svg
|Untertitel = Logo
|Produktionsbeginn = 2001
|Produktionsende = 2002
|minimal = 733
|maximal = 800
|minimal-Einheit = MHz
|maximal-Einheit = MHz
|FSB-minimal = 133
|Cache-Ebene = L3
|Cache-minimal = 2
|Cache-maximal = 4
|strukturgröße-von = 180 nm
|Produzent1 = [[Intel]]
|Kern1 = [[#Merced|Merced]]
|Sockel1 = [[PAC418]] „Slot M“
|Befehlssatz = [[IA-64|IA‑64]], [[IA-32|IA‑32]] (Emulation)
|Mikroarchitektur = Itanium
|next = Intel Itanium 2
}}
Der '''Intel Itanium''' ist ein 64-Bit-[[Mikroprozessor]], der gemeinsam von [[Hewlett-Packard]] und [[Intel]] entwickelt wurde und 2001 erstmals auf den Markt kam. Entwicklungsziel war eine Hochleistungsarchitektur der „Post-[[Reduced Instruction Set Computer|RISC]]-Ära“ unter Verwendung eines abgewandelten [[Very Long Instruction Word|VLIW]]-Designs. Der native Befehlssatz des Itanium ist [[IA-64]]. Die Befehle der älteren [[X86-Prozessor|x86]]-Prozessoren können nur in einem (sehr langsamen) [[Firmware]]-[[Emulation]]smodus ausgeführt werden. Daneben bestehen Erweiterungen zur leichteren Migration von Software, die für Prozessoren der [[PA-RISC]]-Familie entwickelt wurde. Nachfolger ist der [[Intel Itanium 2|Itanium 2]].

== Design ==
[[Datei:Itanium architecture.svg|mini|hochkant=2.6|'''Intel Itanium''': Funktionsblockschaltbild]]
[[Datei:Itanium logo alt.png|mini|hochkant=1|Itanium: Altes Logo]]
[[Datei:KL Intel Itanium ES.jpg|mini|hochkant=1|Itanium: Cartridge]]

Die Post-[[Reduced Instruction Set Computing|RISC]]-Architektur des Itanium-Designs nennt sich [[Explicitly Parallel Instruction Computing]] (EPIC) und ist eine Variante der [[Very Long Instruction Word|VLIW]]-Architekturen. Die Besonderheit von EPIC besteht darin, dass die [[Hauptprozessor|CPU]] ausgewählte Instruktionen paarweise laden und auch gleichzeitig ausführen kann – praktisch so, als ob es mehrere völlig unabhängige CPUs gäbe. Die Instruktionen passend parallel ausführbar zusammen zu bündeln ist eine nicht-triviale Aufgabe, die hier bereits der [[Compiler]] optimal lösen muss. Daher kommt dem Compiler bzw. dessen Optimierungsfähigkeiten eine besonders wichtige Bedeutung zu. Das Design verlagert also einen Teil der Komplexität weg von der CPU und hin zum Compiler. Weiter verwendet die CPU ähnlich wie [[Reduced Instruction Set Computing|RISC]]-Prozessoren nur eine kleine Zahl von Instruktionen, die sehr schnell ausgeführt werden können. Der Itanium verfügt wie die meisten modernen CPUs über mehrere parallele Funktionseinheiten – eine Voraussetzung für EPIC. Beim Laden und der Weitergabe der Instruktionen an die Funktionseinheiten unterscheidet sich der Itanium jedoch von der RISC-Philosophie durch den explizit parallelen Ansatz.

In einem traditionellen, [[Superskalarität|superskalaren]] Design untersucht eine komplexe Dekodierlogik jede Instruktion vor ihrem Durchlauf durch die [[Pipeline (Prozessor)|Pipeline]]. Man spricht von ''dynamischem Scheduling''. Es wird geprüft, welche Befehle parallel auf unterschiedlichen Einheiten ausgeführt werden können. Die Instruktionsfolgen A = B + C und D = E + F beeinflussen sich nicht gegenseitig, sie können daher parallelisiert werden.

Die Vorhersage, welche Befehle gleichzeitig ausgeführt werden können, ist jedoch oft kompliziert. Die Argumente einer Instruktion hängen vom Resultat einer anderen ab, jedoch nur, wenn auch eine weitere Bedingung wahr ist. Eine leichte Modifikation des obigen Beispiels führt genau zu diesem Fall: A = B + C; IF A==5 THEN D = E + F. Hier sind die beiden Berechnungen weiter voneinander unabhängig, aber die zweite Befehlsfolge benötigt das Ergebnis der ersten Berechnung, um zu wissen, ob sie überhaupt ausgeführt werden soll.

In diesen Fällen versucht eine CPU, die dynamisches Scheduling einsetzt, unter Verwendung verschiedener Methoden das ''wahrscheinliche'' Ergebnis der Bedingung vorherzusagen. Moderne CPUs erreichen dabei Trefferquoten von etwa 90 %. In den restlichen 10 % der Fälle muss nicht nur auf das Ergebnis der ersten Berechnung gewartet werden, sondern auch die gesamte bereits vorsortierte Pipeline gelöscht und neu aufgebaut werden. Dies führt dazu, dass etwa 20 % der theoretischen Maximalrechenleistung des Prozessors verlorengehen.

Der Itanium geht das Problem ganz anders an, er verwendet ''statisches Scheduling'', verlässt sich für die Sprungvorhersage also auf den Compiler. Dieser hat zwar einen vollständigeren Überblick über das Programm, jedoch nicht über die konkreten Laufzeitbedingungen (d. h. Use-cases und Parametrisierung die erst zur Laufzeit feststehen). Diese dem Compiler unbekannten Laufzeitinformation können jedoch über die [[Profile Guided Optimization|Profile-Guided-Optimization]]-Technik über definierte Testläufe vorgegeben werden. Ergebnisse sind z. B. welche Sprünge wie oft ausgeführt werden (die [[GNU Compiler Collection|GCC]] bietet dazu beispielsweise die Funktionen fprofile-arcs und fbranch-probabilities) und welche Funktionen Hot-Spots sind. Diese Informationen kann der Compiler verwenden, um bereits bei der Übersetzung des Programmcodes die Entscheidungen zu treffen, die sonst auf dem Chip zur Laufzeit getroffen werden müssten. Sobald dem Compiler bekannt ist, welche Pfade genommen werden, bündelt er parallel ausführbare Instruktionen zu einer größeren Instruktion. Diese ''lange'' Instruktion wird in das übersetzte Programm geschrieben. Daher der Name ''VLIW'' (''Very Long Instruction Word'', „sehr langes Befehlswort“).

Das Problem der effektiven Parallelisierung auf den Compiler zu verlagern hat mehrere Vorteile. Zunächst einmal kann der Compiler wesentlich mehr Zeit damit verbringen, den Code zu untersuchen. Diesen Vorteil hat der Chip nicht, da er so schnell wie möglich arbeiten muss. Zweitens ist die Vorhersagelogik recht komplex, und durch den neuen Ansatz lässt sich diese Komplexität enorm reduzieren. Der Prozessor muss den Code nicht mehr untersuchen, sondern löst die VLIW-Instruktionen nur noch in kleinere Einheiten auf, die er an seine Funktionseinheiten weitergibt. Der Compiler kann daher so viel Parallelität wie möglich aus dem Programm holen, und der Prozessor kann dann entsprechend seiner Fähigkeiten (der Anzahl der parallelen Funktionseinheiten) das Beste daraus machen.

Nachteil der Parallelisierung durch den Compiler ist die Tatsache, dass das Laufzeitverhalten eines Programms nicht notwendigerweise aus seinem Quellcode hervorgeht. Dies bedeutet, dass auch der Compiler „falsch“ entscheiden kann, theoretisch auch häufiger als eine ähnliche Logik auf der CPU. Die CPU hat z. B. noch den Vorteil, dass sie sich in gewissen Grenzen merken kann, welcher Sprung wie oft genommen wurde, was der Compiler ohne Testläufe nicht kann. Das Itanium-Design verlässt sich also stark auf die Leistung des Compilers.<ref name="x86itanium">{{cite web |url=http://www.itworld.com/print/346559 |title=Why Intel can't seem to retire the x86 |date=2013-03-04 |language=en |accessdate=2013-04-15 |first=Andy |last=Patrizio |publisher=ITworld |offline=yes |archiveurl=https://web.archive.org/web/20130516071023/http://www.itworld.com/print/346559 |archivedate=2013-05-16}}</ref> Es wird Hardwarekomplexität auf dem Mikroprozessor gegen Softwarekomplexität beim Compiler getauscht.

Programme können während der Ausführung von einem sogenannten [[Profiler (Programmierung)|Profiler]] untersucht werden, welcher Daten über das Laufzeitverhalten der Anwendung sammelt. Diese Informationen können ebenfalls in den Kompiliervorgang (''Feedback-Directed Compilation'' oder ''Profile Guided Optimization'') einfließen, um so eine bessere Optimierung zu erreichen. Diese Technik ist nicht neu und wurde schon bei anderen Prozessoren verwendet. Die Schwierigkeit liegt darin, repräsentative Daten zu verwenden. Bei synthetischen Benchmarks, die regelmäßig die gleichen Daten verwenden, ist die Profiler-gestützte Optimierung leicht und gewinnbringend anzuwenden.

== Implementierung ==
Die Entwicklung der Itanium-Serie begann 1994 und basierte auf [[Grundlagenforschung]] seitens der Firma [[Hewlett-Packard]] bezüglich der [[VLIW]]-Technik. Ergebnis war ein von Grund auf neu entwickelter VLIW-Prozessor ohne Kompromisse, der sich jedoch nicht für den Arbeitseinsatz eignete (und auch nicht dafür vorgesehen war). Nachdem [[Intel]] begonnen hatte, sich an der Entwicklung zu beteiligen, wurden diesem „sauberen“ Prozessor verschiedene Funktionen hinzugefügt, die für die Vermarktung notwendig waren, insbesondere die Fähigkeit zur Ausführung von [[IA-32]]-(x86)-Instruktionen. HP steuerte Fähigkeiten zur Erleichterung der Migration von seiner Hausarchitektur [[PA-RISC|HP-PA]] bei.

Ursprünglich sollte der Itanium bereits 1997 erscheinen, seitdem hatte sich der Zeitplan jedoch mehrfach verschoben, bis im Jahr 2001 die erste Version mit dem Codenamen '''Merced''' ausgeliefert wurde. Angeboten wurden Geschwindigkeiten von 733 und 800 MHz sowie Cache-Größen von 2 oder 4 [[Binärpräfix|MiB]], die Preise lagen dabei zwischen 1.200 und ca. 4.000 US-Dollar. Die Leistung des neuen Prozessors war aber enttäuschend: Im IA-64-Modus war er nur unwesentlich schneller als ein gleich getakteter [[X86-Prozessor|x86]]-Prozessor, und wenn er x86-Code ausführen musste, brach die Leistung wegen der verwendeten Emulation auf etwa ein Achtel der Leistung eines vergleichbaren x86-Prozessors ein. Intel behauptete dann, die ersten Itanium-Versionen seien keine „wirkliche“ Veröffentlichung gewesen.

Das größte (aber nicht einzige) Problem des Itanium ist die hohe Latenzzeit seines L3-Caches, wodurch die tatsächlich nutzbare Cache-Bandbreite stark vermindert wird. Intel war gezwungen, für den nächsten Anlauf den L3-Cache auf dem [[Die (Halbleitertechnik)|Die]] zu integrieren. Gleichzeitig wurden die Latenzen des primären und sekundären Caches bis unter die Werte des [[IBM Power|Power4]]-Prozessors von [[IBM]] gesenkt, der damals die niedrigsten Latenzzeiten erreichte. Außerdem wurde der [[Front Side Bus]] des Itanium von 266 MHz bei 64 Bit auf 400 MHz bei 128 Bit erweitert, so dass sich die Systembandbreite verdreifachte.

Diese Probleme wurden mit dem Nachfolger behoben oder zumindest abgemildert.

== Probleme ==
Schon kurz nach der offiziellen Vorstellung des Namens am 4. Oktober 1999<ref>{{cite web|url=http://news.com.com/Intel+names+Merced+chip+Itanium/2100-1001_3-230932.html|title=Intel names Merced chip Itanium|accessdate=2007-04-30|last=Kanellos|first =Michael|date=1999-10-04|work=CNET News.com |language=en}}</ref> wurde der Spitzname ''Itanic''<ref>{{cite web|url=http://groups.google.com/group/comp.sys.mac.advocacy/browse_thread/thread/52238e697177fa52/1d3f87d07be3797f#1d3f87d07be3797f|title=Re:Itanium|accessdate=2007-03-24|last=Finstad|first=Kraig|date=1999-10-04|work=USENET group comp.sys.mac.advocacy |language=en}}</ref> geprägt, der den Namen der ''[[Titanic (Schiff)|Titanic]]'' aufgriff und somit den neuen Prozessor mit dem als „unsinkbar“ geltenden Schnelldampfer verglich, der auf seiner Jungfernfahrt mit einem Eisberg kollidierte und sank.

Der Intel Itanium hatte von Anfang an mit zwei großen Problemen zu kämpfen. Das erste war hausgemacht, das zweite war etwas überraschender.

* Das erste war die Folge einer schweren und absehbaren Fehlentscheidung im Hause Intel, keine Hardware-Unterstützung für die Ausführung von x86-32-Code zu bieten und x86-32-Code, wenn auch mit gewisser Hardware-Unterstützung durch geeignete Befehle, zu emulieren ([[Altsystem|Legacy Drop]]). Man hoffte vergebens darauf, dass alle wichtigen Programme schnell auf die Itanium-Plattform portiert werden, was aber nur sehr zögerlich passierte oder gar ganz ausblieb. Software, die zum großen Teil noch als x86-32-Code vorlag, lief auf Itanium-Rechnern sehr langsam. Die Emulation erreichte die Geschwindigkeit eines [[Pentium]]-100, zu Zeiten als es den [[AMD Athlon XP]] mit 1600 MHz, Pentium-III Tualatin mit 1400 MHz und Pentium 4 Willamette mit 2000 MHz zu einem Bruchteil des Preises gab. Obwohl es verschiedene Bemühungen gab, die Ausführungsgeschwindigkeit von x86-Code zu steigern, blieb der Itanium für diesen Zweck allgemein zu langsam. Die Relevanz dieser Fähigkeit ist zwar umstritten, da die meisten Kunden keine Itanium-Systeme kaufen, um darauf x86-Code auszuführen. Auf der anderen Seite waren dadurch Itanium-Systeme wirklich nur bei Vorliegen von geeigneter Software für Server und nicht als allgemeine PC-Workstations zu gebrauchen. Intel plante die Emulationseinheit für x86-Code durch einen [[Just-in-time-Kompilierung|JIT-Compiler]], inspiriert von Digitals [[FX!32]] für den [[Alpha-Prozessor]], zu ersetzen. Man erhoffte sich davon schnellere Ausführung und verringerte Chip-Komplexität. Aber eigentlich war der Boden für den Itanium ziemlich schnell verbrannt.
* Das zweite Problem waren die Fortschritte in der CPU-Entwicklung Ende der 1990er und Anfang der 2000er Jahre, teilweise angeheizt durch das Wettrennen zwischen Intel und AMD, teilweise auf Grund technologischer Fortschritte dieser Zeit. Die klassischen CPUs hatten in der Zeit der Konzeptphase und erster Implementierungen des Itaniums sowohl im Bereich Taktfrequenz (Faktor 20) wie auch im Bereich Effizienz (Faktor 2 bis 5) innerhalb weniger Jahre so viel zugelegt, so dass das Zielgebiet des Itaniums schon nahezu erreicht war, als dieser dort nach einigen Verzögerungen einschlug. Insbesondere kam es zu einer Entkopplung zwischen Befehlssatz einer CPU und der Ausführung von Code, die das Grundkonzept des Itaniums ad absurdum führte. Es war im Endeffekt sogar so, dass sich die klassischen CPUs selbst besser an die gegebene Software anpassen konnten (siehe [[Out-of-order execution]], [[Registerumbenennung]], [[Flynnsche Klassifikation#SIMD (Single Instruction, Multiple Data)|SIMD]], [[Speculative execution]], [[Sprungvorhersage]] und [[Prefetching]]) als der Itanium mit seiner starren Optimierung während der [[Übersetzungszeit]], in der man alles über das Zielsystem wissen musste, inklusive der Zugriffszeiten auf den Hauptspeicher.

Durch die Verlagerung von Hardwarekomplexität in den Compiler tritt, wie schon eben angedeutet, das Problem auf, dass für eine optimale Performance der Software diese auf jedem Zielsystem mit einem für dieses Zielsystem optimierten Compiler jeweils [[Profiler (Programmierung)|profiliert]] und kompiliert werden müsste, was bei [[Closed Source|Closed-Source]]-Software unmöglich und bei [[Open Source|Open-Source]]-Software aufwendig ist. Bis komplexe Anwendungssoftware auf neue Compiler umgestellt, erfolgreich getestet, ausgeliefert und schlussendlich beim Anwender eingesetzt wird, können weitere Monate oder Jahre vergehen. Bei Prozessoren im [[Superskalarität|superskalaren]] Design profitieren Anwender in der Regel unmittelbar von Verbesserungen. Davon unbenommen sind in beiden Fällen Verbesserungen durch neue Prozessorbefehle, die erst durch eine Änderung der Software verwendet werden können.

[[Datei:Itanium Sales Forecasts edit.png|mini|hochkant=2|Verkaufsprognosen: Die 2000 anvisierten Verkaufszahlen wurden über 6 Jahre nach unten korrigiert und wurden nie auch nur ansatzweise erreicht.]]
Der Itanium, konzipiert als neue Hochleistungs-CPU, war schon bei Ankunft ein nahezu totes Pferd. Intel hat allerdings über zehn Jahre gebraucht, sich das [[Eskalierendes Commitment|einzugestehen]]. Die Entwicklung wurde halbherzig über 10 Jahre bis 2012 fortgeführt. Der Hauptaufwand der Entwicklung wurde in den damals boomenden Markt der x86-64-CPUs gesteckt, wo auch das meiste Geld hereinkam.

Eine Beschleunigung dieses Prozesses hätte möglicherweise erreicht werden können, indem der Hersteller entsprechende optimierende Compiler, mit dem speziellen Wissen um die eigene Architektur, frei und zeitnah angeboten hätte. Insbesondere Programme mit Quelltext, die auf Kundensystemen übersetzt werden, hätten davon profitiert.

Aufgrund der Itanium-Entwicklungen sollten HPs [[Alpha-Prozessor]] und die [[PA-RISC]]-Architektur auslaufen ([[Support (Dienstleistung)|Unterstützung]] dieser Plattformen sollte ab 2007 für noch etwa fünf Jahre gewährleistet sein), [[Silicon Graphics|SGI]] hat seine [[MIPS-Architektur|MIPS]]-basierten Workstations inzwischen zugunsten des Itaniums eingestellt.

Die [[Oracle Corporation]] kündigte im März 2011 an, dass sie Itanium-Chips nicht mehr unterstützen werde.<ref>[http://www.oracle.com/us/corporate/press/346696 Oracle Stops All Software Development For Intel Itanium Microprocessor] vom 22. März 2011 (engl.)</ref> Von diesem Schritt war auch HP überrascht.<ref>[http://www.hp.com/hpinfo/newsroom/press/2011/110323c.html ''HP Supports Customers Despite Oracle’s Anti-customer Actions''], HP News release vom 23. März 2011 (engl.).</ref> HP verklagte deswegen Oracle, da HP der Auffassung war, es bestünden Verträge mit Oracle, in denen eine langfristige Unterstützung der Itanium-Plattform geregelt sei.<ref name="SPON-768679">{{Internetquelle|url=http://www.spiegel.de/wirtschaft/unternehmen/prozessorstreit-hewlett-packard-verklagt-oracle-a-768679.html |titel=Prozessorstreit: Hewlett-Packard verklagt Oracle |autor= Yasmin El-Sharif |werk=[[Spiegel Online]] |datum=2011-06-16 |zugriff=2015-07-26}}</ref> Im Streit setzte sich HP vor Gericht durch. Demnach muss Oracle weiterhin Software für Itanium anbieten.<ref name="golem-93587">{{Internetquelle | url=http://www.golem.de/news/itanium-prozessor-hp-gewinnt-gegen-oracle-1208-93587.html | titel=Itanium-Prozessor: HP gewinnt gegen Oracle | autor=Jens Ihlenfeld | werk=Golem | datum=1. August 2012 |zugriff=26. Juli 2015}}</ref>

Der FreeBSD-Support wurde schon im Oktober 2016 mit dem Release 11 eingestellt.<ref>{{Internetquelle |url=https://www.freebsd.org/releases/11.0R/relnotes/#hardware |titel=Releasenotes |werk=freebsd.org |datum=2016-10-10 |sprache=en |abruf=2024-01-31}}</ref>

Der Linux-Support wurde im November 2023 mit dem Kernel 6.7 eingestellt und seitdem außerhalb des Kernels ([[wiktionary:out-of-tree|out-of-tree]]) weiterentwickelt.<ref>{{Internetquelle |url=https://www.phoronix.com/news/Intel-IA-64-Removed-Linux-6.7 |titel=Intel Itanium IA-64 Support Removed With The Linux 6.7 Kernel |autor=Michael Larabel |datum=2023-11-02 |sprache=en |abruf=2024-01-31}}</ref><ref>{{Internetquelle |url=https://github.com/linux-ia64/ |titel=linux-ia64 |zugriff=2024-10-01 |sprache=en |zitat=Maintenance and development of the Linux operating system for Intel Itanium architecture (IA-64)}}</ref>

== Modelldaten ==
=== Merced ===
* Revision '''C0''', '''C1''' und '''C2'''<ref>{{Internetquelle |autor=Adrian Offerman |url=http://www.chiplist.com/Intel_Itanium_processor_Merced/tree3f-subsection--2233-/ |titel=The Processor Portal: Intel Itanium processor (Merced) |werk=The Chiplist |zugriff=2017-02-12 |sprache=en}}</ref>
* L1-Cache: 16 + 16 [[Binärpräfix|KiB]] (Daten + Instruktionen)
* L2-Cache: 96 KiB on-die
* L3-Cache: 2 und 4 MiB mit Prozessortakt
* [[IA-64]], [[IA-32]]-Emulation: [[Multi Media Extension|MMX]], [[Streaming SIMD Extensions|SSE]]
* [[PAC418]]
* 64-Bit-Bus mit 133 MHz DDR (FSB266)
* Betriebsspannung ([[Kernspannung|VCore]]):
* Leistungsaufnahme ([[Thermal Design Power|TDP]]): 114 W (2 MiB L3-Cache) und 130 W (4 MiB L3-Cache)
* Erstes Erscheinungsdatum: Juni 2001
* Fertigungstechnik: 180 nm
* [[Die (Halbleitertechnik)|Die]]-Größe: 300 mm² bei 325 Millionen [[Transistor]]en (davon 300 Millionen für den L3-Cache)
* Taktraten:
** 733 MHz mit 2 oder 4 MiB L3-Cache
** 800 MHz mit 2 oder 4 MiB L3-Cache

== Nachfolger ==
Dem Itanium Merced folgte rasch der Itanium 2.

Siehe: [[Intel Itanium 2]]

{| class="wikitable"
! Jahr !! Typ !! Taktfreq. !! Kerne || L1 || L2 || L3
|-
| 2001 || Itanium (Merced) || 0,73–0,80 GHz || rowspan="2" | 1 || rowspan="6" | 16+16 K || {{0}}96 K || {{0}}2–4 M
|-
| 2002–05 || Itanium 2 (McKinley and Madison) || 0,90–1,67 GHz || 256 K || {{0}}1½–9 M
|-
| 2006–07 || Itanium 2 9000 and 9100 || 1,40–1,67 GHz || 2 || 256+1024 K || {{0}}6–24 M
|-
| 2010 || Itanium 9300 (Tukwila) || 1,33–1,73 GHz || 2–4 || rowspan="3" | 256+512 K || 10–24 M
|-
| 2012 || Itanium 9500 (Poulson) || 1,73–2,53 GHz || rowspan="2" | 4–8 || rowspan="2" | 20–32 M
|-
| 2017 || Itanium 9700 (Kittson) || 1,73–2,66 GHz
|}

== Siehe auch ==
* [[Itanium-Architektur]]
* [[Liste der Mikroprozessoren von Intel]]
* [[Extensible Firmware Interface]]

== Weblinks ==
{{Commonscat|Itanium 1}}
* [http://www.cpu-collection.de/?l0=i&i=2179&n=1&sd=1 cpu-collection.de] Bilder eines zerlegten Itanium-Moduls auf cpu-collection.de

== Einzelnachweise ==
<references />

{{Navigationsleiste Intel-Prozessoren}}
{{Navigationsleiste Intel-Mikroarchitekturen}}

[[Kategorie:Intel-Prozessor|Itanium]]
[[Kategorie:Prozessorarchitektur]]

Intel Itanium - Versionsgeschichte

imported>Joewees: Identische Daten zusammengefasst