imported>SchlurcherBot: Bot: http → https

2025-04-18T16:58:37Z

Bot: http → https

Neue Seite

'''Intel-Atom-Mikroarchitektur''' ist eine Sammelbezeichnung für verschiedene stromsparende [[Hauptprozessor]]-[[Mikroarchitektur]]en des Herstellers [[Intel]]. Die Energieeffizienz wird unter anderem durch eine im Vergleich zu Hochleistungsentwürfen geringere Komplexität der Mikroarchitekturen erreicht. Die Atom-Mikroarchitekturfamilie umfasst aktuell die Generationen ''Bonnell'', ''Saltwell'', ''Silvermont'', ''Airmont'', ''Goldmont'' und ''Goldmont Plus''. Sie kam ursprünglich nur in Intel-Produkten der Marke [[Intel Atom|Atom]] zum Einsatz.

== Hintergründe ==
Ab dem Jahr 2007 zeigte sich, dass Intel für den Einsatz in [[Nettop]]s und [[Netbook]]s eine stromsparende, preisgünstig zu implementierende Mikroarchitektur benötigt. Man entschied sich für „vereinfachte“ CPU-Kerne auf Basis des eigenen x86-64 Befehlssatzes, für den bereits ein sehr breites Softwareangebot existierte. Später kamen [[Mobile internet device]]s (MID), [[Smartphone]]s und [[Tabletcomputer|Tablets]] sowie [[Ultrabook]]s und [[Mikroserver]] als Einsatzgebiete hinzu. Allerdings gelang es nicht, ein [[System-on-a-Chip]] mit integriertem [[Mobilfunkmodem]] zu entwickeln.

== Generationen ==

=== Bonnell und Saltwell ===
{| class="wikitable zebra float-right"
! Release
! Mikro-<br />architektur
! Fertigungs-<br />prozess
! Tick / Tock
|-
|  2008 || Bonnell || {{0}}45 nm || Neuentwicklung
|-
|  2011 || Saltwell || {{0}}32 nm || Shrink
|-
|  2013 || Silvermont || {{0}}22 nm || neue Out-of-Order-Architektur
|-
|  2014 || Airmont || {{0}}14 nm || Shrink
|-
|  2016 || Goldmont || {{0}}14 nm || neue Architektur
|-
|  2017 || Goldmont Plus || {{0}}14 nm || Optimierung des Goldmont-Designs
|}
2008 stellte Intel erste Implementierungen der Generation ''Bonnell'' vor. Bei ''Bonnell'' handelt es sich um eine Mikroarchitektur mit [[In-order execution|In-Order-Ausführung]]. Sie ähnelt damit der Mikroarchitektur der Prozessoren [[IDT WinChip]], [[VIA C3]] und [[VIA C7]] der Firma [[Centaur Technology]]; bei Intel selbst war die für die [[Intel Pentium]]-1-Familie entwickelte Mikroarchitektur der letzte Entwurf dieser Art. Moderne [[out-of-order execution|Out-of-Order-Architekturen]] wie die [[Intel-Core-Mikroarchitektur]] oder [[AMD64]] erreichen ihre hohe [[Instructions per Cycle|Pro-Takt-Leistung (IPC)]] mit vielen zusätzlichen Funktionen wie [[Registerumbenennung]] oder [[Speculative execution]]. Für die Implementation dieser Funktionen sind allerdings viele zusätzliche [[Transistor]]en nötig, die neben der Vergrößerung der [[Die (Halbleitertechnik)|Die-Größe]] und damit der Produktionskosten auch für eine Erhöhung der Verlustleistung verantwortlich sind. Eine In-Order-Architektur verzichtet auf derartige Funktionen und arbeitet alle Befehle strikt in Reihenfolge ab, die IPC ist deswegen um einiges geringer. Allerdings sind dadurch stromsparende Prozessoren mit einer sehr kleinen Die-Größe möglich, die somit auch kostengünstiger zu produzieren sind. Der Nachteil der geringeren Leistungsfähigkeit spielt in dem Einsatzgebiet dieser Prozessoren eine untergeordnete Rolle. ''Bonnell'' wurde für die Fertigung im 45-nm-Prozess entwickelt. Der [[Shrink]] auf 32 nm folgte im Jahr 2011 und bekam den Namen ''Saltwell''.

Bei einigen Implementierungen der Generationen ''Bonnell'' und ''Saltwell'' wirkt Intel für Multithreaded-Programme der geringen [[Instructions per Cycle|IPC]] mit dem bereits von der NetBurst-Architektur (z. B. Intel Pentium 4) bekannten [[Hyper-Threading]] entgegen. Hyper-Threading bzw. [[Simultaneous Multithreading]] ermöglicht eine bessere Auslastung der Ausführungseinheiten eines Prozessors, wodurch je nach Anwendungsfall die Ausführungsgeschwindigkeit verbessert werden kann.

=== Silvermont und Airmont ===

Für die Generation ''Silvermont'' (ab 2013) veränderte Intel die Mikroarchitektur hin zur Out-of-Order-Ausführung.<ref name="silvermont" /> Durch die Out-of-order-Befehlsausführung können Maschinenbefehle in den Ausführungseinheiten des Prozessors in einer anderen Reihenfolge ausgeführt werden, als sie im Programmcode stehen. Dadurch können die Stufen der Pipeline besser ausgelastet werden. Aufgrund der Forderung, dass das Ergebnis dieser Operationen das gleiche sein muss wie bei Ausführung in Programmreihenfolge, ist Out-of-Order-Befehlsausführung nur bei Befehlsfolgen möglich, die nicht voneinander abhängig sind. Die Out-of-Order-Befehlsausführung führt zu einer höheren Leistungsaufnahme und größerem Flächenbedarf auf dem Chip, da die entsprechende Logik in Form von zusätzlichen Transistoren implementiert werden muss. Dies war ein Grund dafür, dass sie erst mit der 22-nm-Fertigung eingeführt wurde. Die Implementierung führt im Vergleich zur Generation ''Bonnell'' zu einer rund 30%igen Steigerung der Rechenleistung pro Thread.<ref name="silvermont" />

Seit der Generation ''Silvermont'' hat Intel genug Chipfläche, um zusätzliche Prozessorkerne zu implementieren, statt auf Hyper-Threading setzen zu müssen – Multi-Core statt Multi-Threading. Die Energieersparnis durch den Entfall des Hyper-Threadings wurde in das Out-of-Order-Design investiert, das wiederum half, die Ressourcen optimal auszunutzen. Es stellte sich heraus, dass Intel für Hyper-Threading bei der 22-nm-Fertigung ungefähr die gleiche Chipfläche benötigt hätte, wie Silvermont für die Re-Order-Puffer und Out-of-Order-Logik belegt, so gab es nicht einmal einen kleinen Nachteil durch den Wechsel von Hyper-Threading zu Out-of-Order-Befehlsausführung. Gerade unter Berücksichtigung der Tatsache, dass die meisten Apps für Smartphones und Tablets für Multithreading nur bedingt geeignet sind, ist dies eine weitere große Verbesserung, da jedes Programm, auch wenn es nur für Single-Threading entwickelt wurde, von der Out-of-Order-Befehlsausführung profitiert.<ref name="silvermont" />

Während Medfield und frühere Plattformen für kohärente on-Chip-Kommunikation die alten FSB-Infrastruktur nutzen, kommt in auf den neuen Silvermont-basierten SoCs die sogenannte In-Die-Schnittstelle (IDI) aus Nehalem und Westmere zum Einsatz.<ref name="silvermont_detail" />

Der Shrink auf 14 nm folgte im Jahr 2014 und bekam den Namen ''Airmont''.

=== Goldmont ===

''Goldmont'' wurde weiterhin auf Basis der 14-nm-Fertigungstechnologie entwickelt und im Jahr 2016 vorgestellt. ''Goldmont'' erreicht eine um rund 50 % höhere Integer-Rechenleistung als ''Silvermont''. Bei Ver- und Entschlüsselungsaufgaben ist die neue Architektur rund 290 % schneller als der Vorgänger. Die Pro-MHz-Rechenleistung eines ''Goldmont''-Kerns liegt damit auf dem Niveau des [[ARM Cortex-A#ARM Cortex-A72|ARM Cortex-A72]]. Als maximale [[Taktsignal#Arbeitsgeschwindigkeit von Prozessoren|Taktfrequenz]] sind 2,6 GHz vorgesehen.<ref name="goldmont" /> Es erscheint erstmals eine ''Denverton'' genannte Variante (C3xxx Modellbezeichnungen) mit bis zu 16 Kernen für den Einsatz in Mikroservern. Es werden keine SoC-Varianten für Smartphones und Tablets mehr entwickelt, da es nicht gelang Abnehmer dafür zu finden. Weitere Varianten sind: "Apollo Lake"-CPUs für Mobilgeräte: Pentium N4xxx, N3xxx mit Prozessorgrafik, Desktop-CPUs Pentium J4205 und Celeron J3x55 mit Prozessorgrafik, Embedded (E39xx)

=== Goldmont Plus ===
Die im Dezember 2017 eingeführte Mikroarchitekturgeneration ''Goldmont Plus'' findet sich in Ein-Chip-Systemen mit dem Intel-Codenamen ''Gemini Lake''. Implementiert wurde ''Goldmont Plus'' bislang für den mobilen Einsatz in den SoC-Modellen Celeron N4000, N4020, N4100, N4120 und Pentium Silver N5000, N5030. Für den stationären Einsatz zum Beispiel in Desktop-Computern sind die Modelle Celeron J4005, J4025, J4105, J4125 sowie Pentium Silver J5005, J5040 vorgesehen.

== Befehlssatz ==
Grundsätzlich ist die Atom-Mikroarchitektur eine [[64-Bit-Architektur]] und kann somit [[Intel 64]] bzw. [[AMD64]] unterstützen. Mit Ausnahme der Atom-Prozessoren 230, 330, sowie N450 bis N550 und D410 bis D525 sind die Bonnell-[[Implementierung]]en auf 32 Bit beschränkt.<ref>{{cite web | url = http://www.intel.com/cd/products/services/emea/deu/processors/atom/specifications/418376.htm | title = Intel Atom Prozessor – Spezifikationen | accessdate = 2010-08-28 | publisher = Intel| archiveurl=https://web.archive.org/web/20110416125310/http://www.intel.com/cd/products/services/emea/deu/processors/atom/specifications/418376.htm| archivedate=2011-04-16}}</ref> Die Befehlssatzerweiterungen [[Multi Media Extension|MMX]], [[Streaming SIMD Extensions|SSE]], [[Streaming SIMD Extensions 2|SSE2]], [[Streaming SIMD Extensions 3|SSE3]] und [[Supplemental Streaming SIMD Extensions 3|SSSE3]] sind implementiert. ''Silvermont'' brachte zusätzlich die Unterstützung von [[Streaming SIMD Extensions 4|SSE4.1]], [[Streaming SIMD Extensions 4|SSE4.2]], POPCNT und [[AES-NI]], nicht jedoch [[AVX]].<ref name="silvermont" />

== Produktimplementierungen ==
Die ''Bonnell''-Mikroarchitektur und ihr Shrink ''Saltwell'' wurden lediglich in CPUs und [[System-on-a-Chip|SoCs]] der Marke [[Intel Atom]] implementiert. Seit der Generation ''Silvermont'' kommen die Entwürfe darüber hinaus auch in den Produktreihen [[Intel Celeron]] Nxxxx und Jxxxx sowie [[Intel Pentium]] Nxxxx und Jxxxx zum Einsatz. Intel nutzte zudem den ''Airmont''-Kern als Basis für seine [[Intel Xeon Phi|Intel-Xeon-Phi]]-Reihe.

== Siehe auch ==
* [[Liste von Mikroprozessoren]]
* [[Liste der Mikroprozessoren von Intel]]
* [[ARM-Architektur]] direkter Konkurrent im Embedded-Bereich mit einem anderen Ansatz

== Einzelnachweise ==
<references>
<ref name="silvermont">
{{Webarchiv |url=http://www.elektroniknet.de/halbleiter/prozessoren/artikel/97563/ |text=Frank Riemenschneider: ''Intels Silvermont energieeffizienter als ARM?'' In: ''elektroniknet.de'', 16. Mai 2013. |wayback=20140326014349}}
</ref>
<ref name="silvermont_detail">
{{Webarchiv |url=http://www.elektroniknet.de/halbleiter/prozessoren/artikel/97726/ |text=Frank Riemenschneider: ''Die Mikroarchitektur von Intels Silvermont im Detail'' In: ''elektroniknet.de'', 22. Mai 2013. |wayback=20140326100419}}
</ref>
<ref name="goldmont">
{{cite web
| url = https://www.elektroniknet.de/design-elektronik/halbleiter/intels-goldmont-macht-atom-wettbewerbsfaehig-142764.html
| title = Intels »Goldmont« macht »Atom« wettbewerbsfähig
| accessdate = 2017-08-22
| author = Frank Riemenschneider
| authorlink = Frank Riemenschneider
| date = 2017-06-22
| work = elektroniknet.de
}}
</ref>
</references>

== Quellen ==
* [http://download.intel.com/design/processor/datashts/320032.pdf Datenblatt zum Intel Atom N270 Single Core] (PDF; 547 kB; englisch)
* [http://download.intel.com/design/processor/datashts/320528.pdf Datenblatt zur Intel Atom 300 Serie] (PDF; 400 kB; englisch)
* [http://download.intel.com/design/processor/datashts/319977.pdf Datenblatt zur Intel Atom 200 Serie] (PDF; 347 kB; englisch)
* [http://download.intel.com/design/processor/datashts/319535.pdf Datenblatt zur Intel Atom Z5xx Serie] (PDF; 784 kB; englisch)

== Weblinks ==
* [http://www.intel.com/technology/atom/microarchitecture.htm Webseite von Intel über die Atom-Mikroarchitektur]

{{NaviBlock
|Navigationsleiste Intel-Prozessoren
|Navigationsleiste Intel-Mikroarchitekturen
}}

[[Kategorie:Prozessorarchitektur|Intel Atom]]
[[Kategorie:Intel|Atommikroarchitektur]]

Intel-Atom-Mikroarchitektur - Versionsgeschichte

imported>SchlurcherBot: Bot: http → https