imported>Acky69: /* IP-Cores bei FPGAs */ Gliederung, zus. Links

2024-11-23T16:23:45Z

IP-Cores bei FPGAs: Gliederung, zus. Links

Neue Seite

Als '''IP-Core''' (von {{enS|''intellectual property core''}}, oder auch als '''IP-Block''') wird in der [[Mikroelektronik]] ein vielfach einsetzbarer, vorgefertigter Funktionsblock eines [[Chipentwurf|Chipdesigns]] (im Sinne von [[Bauanleitung|Bauplänen]] oder [[Schaltungsentwurf]]) in der [[Halbleiter]]industrie bezeichnet. Dieser enthält das [[Geistiges Eigentum|geistige Eigentum]] (englisch {{lang|en|''intellectual property''}}) des Entwicklers oder Herstellers und wird in der Regel [[lizenz]]iert bzw. hinzugekauft, um es in ein eigenes Design zu integrieren.<ref>{{Literatur |Autor=Frank Kesel |Titel=FPGA Hardware-Entwurf: Schaltungs- und System-Design mit VHDL und C/C++ |Verlag=De Gruyter |Datum=2018-06-11 |ISBN=978-3-11-053145-9 |DOI=10.1515/9783110531459 |Online=https://www.degruyter.com/document/doi/10.1515/9783110531459/html |Abruf=2022-12-29}}</ref>

== Geschäftsmodell ==
Unternehmen wie [[ARM Limited|Arm]] und [[MIPS Technologies]] ([[Prozessor]]en), [[Imagination Technologies]] (Grafikkerne) oder [[CEVA (Unternehmen)|CEVA]] ([[Digitaler Signalprozessor|digitale Signalprozessoren]]) haben sich darauf spezialisiert, Teile oder auch ganze [[Integrierter Schaltkreis|integrierte Schaltkreise]] zu entwerfen und Lizenzen dieser Designs zu verkaufen. Chiphersteller erweitern die lizenzierten Kerne dann meist um zusätzliche [[Peripheriegerät|Peripheriekomponenten]] wie Grafikkerne, [[Analog-Digital-Umsetzer]] sowie standardisierte Schnittstellen, um ein [[System-on-a-Chip]] für einen spezifischen Anwendungsfall zu entwickeln. Der Lizenznehmer verringert dabei durch den Einkauf vielfach getesteter Standarddesigns sein Risiko sowie die Entwicklungszeit und vereinfacht bei der Lizenzierung von Prozessoren auch die [[Softwareentwicklung]]. Je nach Anwendungsfall können die IP-Cores dabei als [[Anwendungsspezifische integrierte Schaltung|ASIC]] gefertigt oder, bei kleineren Designs und für [[Prototyp (Technik)|Prototypen]], als [[Konfiguration (Computer)|Konfiguration]] in einen [[Field Programmable Gate Array|FPGA]] geladen werden (s. u.).

Verwandt mit dieser in [[Hardware]] implementierbaren IP ist die „verification IP“. Dies sind wiederverwendbare [[Softwarekomponente]]n, die zur [[Verifikation]] von Hardware und insbesondere Hardware-IP-Cores eingesetzt werden.

== IP-Cores bei ASICs ==
=== Soft-IP-Core ===
Ein Soft-IP-Core existiert in Form von [[Quellcode]] in einer speziellen [[Hardware Description Language|Hardwarebeschreibungssprache]] wie [[Verilog]] oder [[Very High Speed Integrated Circuit Hardware Description Language|VHDL]].

Er kann auch als bereits vom Hersteller [[Synthese (Elektrotechnik)|synthetisierte]] [[Netzliste]], also als textuelle Beschreibung eines [[Schaltplan]]es, vorliegen; man spricht in diesem Fall von Firm-IP-Cores. Bei [[kommerziell]]en IP-Cores oder IP-Cores mit Verfahrensgeheimnissen kann die Netzliste auch in [[verschlüsselt]]er Form vorliegen.

=== Hard-IP-Core ===
Ein Hard-IP-Core ist ein Block mit bereits fertiggestelltem [[Layout]]. Somit kann der Nutzer kaum oder keine Änderungen an der IP vornehmen und ist an einen Prozess gebunden. Zum Schutz von Verfahrensgeheimnissen erhält ein Nutzer häufig nur eine [[Black Box (Systemtheorie)|Black-Box]]-Darstellung eines gekauften Hard-IP-Cores. Der Inhalt ist dann nur der [[Foundry]] bzw. einem [[Dienstleister]] bekannt, der das Layout des Chips fertigstellt. Analoge Schaltungen sind immer als Hard-IP realisiert.

== IP-Cores bei FPGAs ==
=== Soft-Cores ===
Soft-Cores liegen als Quellcode oder in Form einer Netzliste vor und werden im frei programmierbaren Bereich eines FPGAs implementiert. Sie entsprechen somit der Soft-IP bei ASICs.

Ein IP-Core, der im Quellcode vorliegt, kann sowohl für FPGAs als auch für ASICs benutzt werden. Dagegen können in Form einer Netzliste vorliegende Soft-Cores nur mit einem spezifischen FPGA-Modell benutzt werden. Daher gibt es häufig IP-Core-[[Codegenerator|Generator]]en, mit denen der Anwender Netzlisten für die verschiedenen FPGA-Modelle eines Herstellers generieren kann.

Typische Beispiele für Soft-Cores sind auf die jeweilige FPGA-Architektur optimierte [[Prozessorkern]]e, wie der [[Nios II]] von [[Altera]] oder der [[MicroBlaze]] von [[Xilinx]], welche samt ihren Programmen bei Bedarf in das FPGA integriert werden. Eine weitere Klasse sind Schnittstellen[[Mikrocontroller|controller]] für [[Bus (Datenverarbeitung)|Bus]]se wie [[Serial Peripheral Interface|SPI]] und [[I2C]], aber auch Controller zum Ansteuern externer [[DRAM]]-[[Speichermodul]]e.

=== Hard-Cores ===
Hard-Cores sind als fertige Schaltung herstellerseitig unveränderbar in den Chip des FPGAs integriert.

Ihr Vorteil ist, dass sie weniger Chipfläche belegen und meist auch schneller arbeiten können als mit frei programmierter Logik implementierte Soft-Cores.

Nachteilig ist die Unmöglichkeit, eigene Adaptionen anzubringen oder eine [[Portierung (Software)|Portierung]] ([[Migration (Informationstechnik)|Migration]]) zu anderen [[Logikfamilie]]n durchzuführen, die nicht über die meist sehr spezifischen Hard-Cores verfügen. So enthalten die meisten FPGAs dedizierte Speicherblöcke sowie fertige [[Multiplizierer (Digitaltechnik)|Multiplizierer]], welche von der Synthesesoftware bei Bedarf [[Objekt_(Programmierung) #Instanziierung|instanziiert]] werden. Größere FPGAs bieten mitunter auch vollständige Prozessoren wie die [[PowerPC]]-Cores in FPGAs der Virtex-Serie von Xilinx. Zusätzlich können Schnittstellen-Controller für komplexere Schnittstellen wie [[Ethernet]] sowie [[SerDes]] für die Implementierung von Hochgeschwindigkeits-Schnittstellen wie [[PCI-Express]] und [[S-ATA]] enthalten sein.

== Wirtschaft & Markt ==
IP-Bausteine werden durch auf [[Mikroelektronik]] und [[Chipentwurf]] spezialisierte Unternehmen entwickelt und [[Marketing|vermarktet]]. Nach [[Klassifizierung|Kategorisierung]] durch die [[Semiconductor Equipment and Materials International|SEMI]] zählt IP zur [[Electronic Design Automation]] (EDA). Anbieter von IP sind meist [[fabless]].

=== Open Source ===
Die 1999 gestartete Initiative [[OpenCores]] bietet verschiedene IP-Cores auf einem [[Repository]] zu verschiedenen [[OSS]]-Lizenzen, z. B. [[GNU General Public License|GPL]], an.

== Siehe auch ==
* [[Standardzelle]]

== Literatur ==
{{Siehe auch|Chipentwurf|Mikroelektronik|Electronic Design Automation}}

== Weblinks ==
* [https://opencores.org OpenCores]

== Einzelnachweise ==
<references />

{{DEFAULTSORT:Ip-Core}}
[[Kategorie:Hardware]]
[[Kategorie:Programmierbare Logik]]

IP-Core - Versionsgeschichte

imported>Acky69: /* IP-Cores bei FPGAs */ Gliederung, zus. Links