imported>Trex4321: Verb ergänzt.

2024-12-04T21:33:15Z

Verb ergänzt.

Neue Seite

'''Emittergekoppelte Logik''' ({{enS|''emitter coupled logic''}}, ECL) bezeichnet [[elektrische Schaltung]]en für [[Logikgatter]] in der [[Digitaltechnik]]. Als aktives Bauelement wird in diesen Schaltungen, wie bei der [[Transistor-Transistor-Logik]], der [[Bipolartransistor]] verwendet. Allerdings ist die ECL-Technik wesentlich schneller, d. h., sie weist kürzere Gatterlaufzeiten auf. Nachteilig ist die hohe Verlustleistung und die Notwendigkeit einer positiven sowie negativen Versorgungsspannung. Eine Erweiterung, mit geringerer Verlustleistung und welche nur mit einer positiven Versorgungsspannung auskommt ist die [[Positive emitter-coupled logic]] (PECL). Eine leistungsarme Variante der PECL mit niedriger Versorgungsspannung im Bereich unter 3,3 [[Volt|V]] stellt LVPECL ({{lang|en|''Low Voltage Positive Emitter Coupled Logic''}}) dar.<ref name="an291" />

== Aufbau ==
[[Datei:MC10102 Circuit.svg|mini|hochkant=1.5|[[Oder-Gatter|OR-Gatter]] (a1) mit zusätzlichem negierten [[NOR-Gatter|NOR-]]Ausgang (a2) (Typ MC 10102, ECL-Technik)]]
ECL-Gatter werden üblicherweise mit negativer Betriebsspannung betrieben. Das Grundelement einer ECL-Schaltung ist ein [[Differenzverstärker]]. Mehrere [[Transistor]]en sind über den [[Bipolartransistor|Emitteranschluss]] miteinander verbunden und gemeinsam über eine [[Konstantstromquelle]] geführt. In der Abbildung wird der Differenzverstärker aus den Eingangstransistoren ''V''e1 und ''V''e2 und dem Transistor ''V''1 gebildet. Die Anzahl der Transistoren für die Eingänge ist schaltungsabhängig und kann bei Bedarf erweitert werden. An der Basis von ''V''1 wird über einen [[Spannungsteiler]] – bestehend aus den [[Elektrischer Widerstand|Widerständen]] ''R''3 und ''R''4 – eine konstante Spannung (''U''ref) angelegt. Wenn die Eingangsspannungen ''U''e1 und ''U''e2 einen Low-Pegel aufweisen, sperren die Transistoren ''V''e1 und ''V''e2. Dadurch fließt der Emitterstrom über den Transistor ''V''1 und bewirkt somit einen [[Spannungsabfall]] an dem Widerstand ''R''2, wodurch der Transistor ''V''a1 angesteuert wird. Dadurch geht ''U''a1 auf den Low-Pegel und ''U''a2 auf den High-Pegel. Somit ist in [[Positive Logik|positiver Logik]] der Ausgang mit ''U''a1 der Ausgang einer [[Oder-Gatter|Oder-Verknüpfung]] und der Ausgang mit ''U''a2 der Ausgang einer [[NOR-Gatter|NOR-Verknüpfung]].

Die Verstärkung pro Differenzstufe liegt im, für Digitalschaltungen üblichen, Bereich von 30-fach, und ist durch die Höhe der Betriebsspannung begrenzt. Dadurch kann es bei langsamen Eingangsflanken, da die Logik ja immer im linearen Bereich bleibt, zu parasitären Schwingungen kommen. Es sind dafür aber auch Hochfrequenzverstärker, [[Oszillator]]en (> 1 GHz), Leitungsempfänger und [[Komparator (Analogtechnik)|Komparatorschaltungen]] mit extremen Datenraten möglich.

Die ECL-Familie gehört zu den schnellsten erhältlichen Logikfamilien. Dies wird erreicht, da (anders als zum Beispiel bei der [[Transistor-Transistor-Logik]]) im normalen Betriebszustand kein Transistor in Sättigung geht. Mit ECL-Schaltungen können Verzögerungszeiten von < 200 ps erreicht werden, womit ECL-Schaltungen schneller sind als [[Schottky-TTL-Schaltung]]en, die ebenfalls nicht in Sättigung gehen. Der Unterschied ist dadurch begründet, dass die Kollektor-Emitter-Spannung an den leitenden Transistoren mit > 0,6 V höher ist, wodurch sich nicht nur ein größerer Abstand zur Sättigung, sondern auch eine Reduzierung der Kollektor-Basis-[[Sperrschichtkapazität]] ergibt. Eine weitere Geschwindigkeitssteigerung ergibt sich durch die kleinen Signal-Amplituden beim Umschalten von nur 0,8 V. Dadurch werden die Sperrschichtkapazitäten schnell umgeladen. Der niedrige Ausgangswiderstand ''r''a der [[Emitterfolger]] beschleunigt ebenfalls die Geschwindigkeit. Der Ausgangswiderstand ergibt sich aus dem Zusammenhang der [[Kollektorschaltung]]:
:<math>r_a \approx \frac{1}{S} = \frac{U_T}{I_C} = \frac{26\,\mathrm{mV}}{7{,}7\,\mathrm{mA}} = 3{,}4\,\Omega</math>
Zudem fließt ein nahezu konstanter Strom durch die Schaltung. Es treten keine starken Stromspitzen wie bei anderen Logikfamilien auf.

Verglichen mit anderen Logikschaltungen ist die Leistungsaufnahme sehr groß wenn das Gatter nicht schaltet. CMOS hat aber den Vorteil, dass sie sich billig integrieren lässt und die fortschreitende Miniaturisierung leichter realisieren lässt.

== Dimensionierung ==
[[Datei:MC10000 Kennlinie.svg|mini|hochkant=1.2|Übertragungskennlinie eines Gatters der MC10xxx-Serie]]
Für den Fall, dass der Transistor V1 sperrt, tritt am Widerstand ''R''2 ein [[Spannungsabfall]] von etwa 0,2 [[Volt|V]] auf, welcher durch den [[Elektrischer Strom|Strom]] an der Basis über den Transistor Va1 verursacht wird. Für die Spannung ''U''a2 am Emitter des Transistors ''V''a2 ergibt sich über die Gleichungen des Differenzverstärkers ein [[Elektrostatik#Potential und Spannung|elektrisches Potential]] von etwa −0,9 V, was den High-Pegel darstellt. Wird dieser High-Pegel an einem der Eingänge angelegt, ergibt sich für das elektrische Potential ''U''E:
:<math>
\begin{align}
U_\text{E,min} & = U_\text{a} - U_\text{BE} \\
& = - 0{,}9\,\text{V} - 0{,}7\,\text{V} = -1{,}6\,\text{V}
\end{align}
</math>

Damit die Transistoren am Eingang nicht in Sättigung kommen, soll die Kollektor-Emitter-Spannung nicht unter 0,6 V kommen. Daraus folgt das minimale Kollektorpotential:

:<math>
\begin{align}
U_{C,min} & = U_\text{E,min} - U_\text{CE,min}\\
& = -1{,}6\,\text{V} + 0{,}6\,\text{V} = -1{,}0\,\mathrm{V}
\end{align}
</math>

Deshalb wird der Low-Pegel mit −1,7 V gewählt. Nun muss die Referenzspannung ''U''ref so gewählt werden, dass die Eingangstransistoren bei einer High-Eingangsspannung von −0,9 V leitend werden und bei einer Low-Eingangsspannung von −1,7 V sperren. Dies wird erreicht, indem man ''U''ref auf einen Wert genau zwischen diesen Werten legt:
:<math>
\begin{align}
U_\text{ref} & = \frac{U_\text{High} + U_\text{Low}}{2} \\
& = \frac{-0{,}9\,\text{V} - 1{,}7\,\text{V}}{2} = -1{,}3\,\text{V}
\end{align}
</math>

Bei dem höchstzulässigen Eingangs-Low-Pegel von ''U''Low,max = −1,5 V muss am NOR-Ausgang ein High-Pegel von mindestens ''U''a2 = −1,0 V anliegen. Beim am niedrigsten zulässigen Eingangs-High-Pegel von ''U''High,min = −1,1 V darf der Low-Pegel am Ausgang maximal −1,6 V aufweisen.

Im Gegensatz zu den anderen [[Logikfamilie]]n ist die Eingangsspannung im High-Zugang nach oben hin stark begrenzt und darf −0,8 V nicht überschreiten, damit der Eingangstransistor nicht in Sättigung kommt. In der Übertragungskennlinie macht sich dies als Knick bei etwa −0,4 V am NOR-Ausgang bemerkbar. Bei weiterer Spannungserhöhung am Eingang sinkt aufgrund der Sättigung des Eingangstransistors das Potential an dessen Kollektor und Emitter (''U''C und ''U''E), wodurch die Spannung ''U''a2 am Ausgang steigt.

Aus der Kennlinie ist ersichtlich, dass die logischen Pegel näher am Nullpotential liegen als an der negativen Betriebsspannung. Zudem ist die Größe der Betriebsspannung für die Logikpegel nicht weiter relevant, da diese nur über die [[Basis-Emitter-Spannung]] der [[Emitterfolger]] festgelegt wird. Würde man den negativen Pegel als Bezugspotential festlegen, würde sie die Pegel überlagern, was aufgrund der niedrigen Pegel keinen zuverlässigen Betrieb erlauben würde.

Die Verlustleistung eines einzelnen Gatters des Typs MC10xxx beträgt 25 m[[Watt (Einheit)|W]]. Zusätzlich tritt eine Verlustleistung an den Emitterwiderständen auf, welche bei einer mittleren Ausgangsspannung von −1,3 V und 510 Ω nochmals je 30 mW ausmacht. Dieses ist mehr als das komplette Gatter verbraucht. Emitterwiderstände werden daher nur bei verwendeten Gattern angeschlossen, weshalb diese nicht im IC-Gehäuse untergebracht werden. Die Verlustleistung an den Emitterwiderständen lässt sich auf etwa 10 mW reduzieren, wenn die Betriebsspannung auf −2 V reduziert wird und die Widerstände nur 50 Ω groß sind. Allerdings muss die Spannung in der [[Netzteil|Stromversorgung]] effizient (d. h. mit hohem [[Wirkungsgrad]]) erzeugt werden, da sich sonst die Verlustleistung lediglich von der Schaltung in die Versorgung verlagert. Die −2 V werden daher nicht mit einem [[Längsregler]] aus den −5,2 V erzeugt. Der zusätzlich notwendige Aufwand in der Versorgung ist jedoch nur bei vielen ECL-Gattern sinnvoll.

[[Datei:Wired-OR ECL.svg|mini|hochkant=1.2|Wired-OR-Verknüpfung mit ECL-Gattern]]
== Wired-OR ==
Durch die Parallelschaltung von ECL-Ausgängen kann man, aufgrund der [[Open circuit|Open-Emitter-Ausgänge]], vergleichbar dem [[Wired-AND]] bei [[Open-Collector-Ausgang|Open-Collector-Ausgängen]] an einer [[Transistor-Transistor-Logik|TTL-Schaltung]], eine logische ODER-Verknüpfung erreichen. Der Vorteil dieser Verknüpfung ist, dass man sich neben bzw. aufgrund der Einsparung des Gatters Verlustleistung und Latenzzeit einspart.

Den Aufbau der Schaltung zeigt die nebenstehende Abbildung. Durch die Verdrahtung der OR- und NOR-Ausgänge ergibt sich der Zusammenhang:
:<math>x = a \lor b \lor c \lor d</math>
:<math>y = \neg \left( a \lor b \right) \lor \neg \left( c \lor d \right) = \left( \neg{a} \land \neg{b} \right) \lor \left( \neg{c} \land \neg{d} \right)</math>

== Anwendung ==
Aufgrund ihrer hohen Leistungsaufnahme sind ECL-Gatter nicht für [[Very Large Scale Integration|VLSI]]-Schaltungen, also extrem hohe Integration geeignet. Sie werden jedoch gezielt dort eingesetzt, wo es auf extrem kurze Schaltzeiten und/oder konstante Stromaufnahme bei häufigen Gatterwechseln ankommt. Insbesondere Großrechner wie die [[Cray-1]]<ref>{{Internetquelle |url=http://www.bitsavers.org/pdf/cray/CRAY-1/2240004C_CRAY-1_Hardware_Reference_Nov77.pdf |titel=CRAY-1 COMPUTER SYSTEM® HARDWARE REFERENCE MANUAL 2240004 |abruf=2024-10-28 |hrsg=Cray Research, Inc. |datum= |seiten=2–5}}</ref> wurden mit ECL-Schaltkreisen realisiert. Allerdings wurde die ECL-Technik in vielen Bereichen zunehmend von der immer besser werdenden [[Complementary Metal Oxide Semiconductor|CMOS]]-Technik abgelöst. Beispielsweise verwendeten IBM-[[Großrechner]] in den 1980ern noch ECL,<ref>{{Internetquelle |url=https://bitsavers.org/pdf/ibm/3090/G320-9705-01_The_IBM_3090_May87.pdf |titel=The IBM 3090 |abruf=2024-10-28 |hrsg=IBM}}</ref> waren ab Mitte der 1990er aber bereits CMOS-basiert.<ref>{{Internetquelle |url=http://fnctsrv0.chips.ibm.com/news/1994/94040503.html |titel=IBM introduces five new CMOS-based ES/9000 |abruf=2024-10-28 |datum=1994-04-06 |archiv-url=https://web.archive.org/web/19961018041819/http://fnctsrv0.chips.ibm.com/news/1994/94040503.html |archiv-datum=1996-10-18}}</ref>

Ein weiteres Anwendungsgebiet für ECL-Technik sind [[Pegelumsetzer#Schnittstellentreiber|Bustreiber]] für extrem schnelle differentielle Signalübertragung (vgl. [[Symmetrische Signalübertragung]] und [[Low Voltage Differential Signaling|LVDS]]).

== Siehe auch ==
* [[Diode-Transistor-Logik]] (DTL)
* [[Widerstands-Transistor-Logik]] (RTL)
* [[Langsame störsichere Logik]] (LSL)

== Einzelnachweise ==
<references>
<ref name="an291">
{{Internetquelle
|url=https://pdfserv.maximintegrated.com/en/an/AN291.pdf
|titel=Introduction to LVDS, PECL, and CML (HFAN-1.0)
|hrsg=Maxim Integrated Circuits
|datum=April 2008
|zugriff=2020-11-04
|format=PDF}}
</ref>
</references>

[[Kategorie:Digitale Schaltungstechnik]]

Emittergekoppelte Logik - Versionsgeschichte

imported>Trex4321: Verb ergänzt.