https://wiki-de.moshellshocker.dns64.de/index.php?action=history&feed=atom&title=Electrical_Rule_CheckElectrical Rule Check - Versionsgeschichte2026-05-20T22:43:30ZVersionsgeschichte dieser Seite in Wikipedia (Deutsch) – Lokale KopieMediaWiki 1.43.8https://wiki-de.moshellshocker.dns64.de/index.php?title=Electrical_Rule_Check&diff=2539430&oldid=previmported>YMS: Sprache2025-02-03T22:17:01Z<p>Sprache</p>
<p><b>Neue Seite</b></p><div><br />
Der {{lang|en|'''Electrical Rule Check'''}} (englisch, kurz&nbsp;ERC) ist in der Entwicklung [[Elektronische Schaltung|elektrischer Schaltungen]] ein computergestützter Schritt der [[Layoutentwurf (Elektrotechnik)#Layoutverifikation|Verifikation]]. Er ist vom [[Design Rule Check]]&nbsp;(DRC) und der ''Physical Design Verification'' auf [[Layoutentwurf (Elektrotechnik)|Layout]]<nowiki/>realisations-Ebene zu unterscheiden und diesem zeitlich vorgelagert.<ref>{{Literatur |Autor=Klaus Lagemann |Titel=Rechnerstrukturen: Verhaltensbeschreibung und Entwurfsebenen: Eine Einführung für Elektrotechniker und Informatiker |Verlag=Springer-Verlag |Datum=2013-03-13 |ISBN=978-3-642-88060-5 |Seiten=282 |Online=https://www.google.de/books/edition/Rechnerstrukturen/9iOnBgAAQBAJ?hl=de&gbpv=1&dq=Electrical+Rule+Check&pg=PA282&printsec=frontcover |Abruf=2024-11-17}}</ref><br />
<br />
Der&nbsp;ERC prüft die [[Widerspruchsfreiheit]] der Schaltung auf symbolischer Ebene. Hierzu ist es nötig, dass Angaben zu allen Pins und [[Elektrisches Bauelement|Bauteil]][[Elektrischer Kontakt|anschlüssen]] vorliegen.<ref>{{Literatur |Autor=Wolfgang Rosenstiel, Raul Camposano |Titel=Rechnergestützter Entwurf hochintegrierter MOS-Schaltungen |Verlag=Springer-Verlag |Datum=2013-03-13 |ISBN=978-3-642-95574-7 |Seiten=127 |Online=https://www.google.de/books/edition/Rechnergest%C3%BCtzter_Entwurf_hochintegrier/8dHRBgAAQBAJ?hl=de&gbpv=1&dq=Electrical+Rule+Check&pg=PA127&printsec=frontcover |Abruf=2024-11-17}}</ref><br />
<br />
Den Pins werden Klassen zugewiesen. Diese können sein:<br />
Push-Pull-Treiber oder Output, [[Open-Collector]]- oder Open-Drain-Ausgang, passiv, Input oder [[hochohmig]], [[Tristate]], Versorgungsnetzquelle, Versorgungsnetzlast, 0-[[Volt|V]]-Bezugsnetz.<br />
<br />
Netze bestimmter Klassen dürfen nicht verbunden sein (Beispiel: Push-Pull-Treiber untereinander, Versorgungsnetzquellen untereinander oder die beiden vorgenannten untereinander) oder nicht nur Pins einer Klasse enthalten.<br />
Beispiel: Ein Netz, das nur Input-Pins oder nur Versorgungsnetzlasten enthält, wird nicht getrieben und ist somit wahrscheinlich ein Fehler.<br />
<br />
Neben der Pin-Klassen-basierten Prüfung wird z.&nbsp;B. überprüft:<ref name=":0">{{Literatur |Autor=Daniel Schöni |Titel=Schaltungs- und Leiterplattendesign im Detail: Von der Idee zum fertigen Gerät |Verlag=BoD – Books on Demand |Datum=2017-03-20 |ISBN=978-3-7392-1871-7 |Seiten=266 |Online=https://www.google.de/books/edition/Schaltungs_und_Leiterplattendesign_im_De/qPdyDgAAQBAJ?hl=de&gbpv=1&dq=Electrical+Rule+Check&pg=PA266&printsec=frontcover |Abruf=2024-11-17}}</ref><br />
* dass alle Pins angeschlossen oder explizit als offen gekennzeichnet sind<br />
* dass Schaltungsblöcke mit zumindest zwei Versorgungsleitungsnetzen verbunden sind<br />
* ob sich in der&nbsp;[[Electronic Design Automation|EDA]]-Zeichnung Netze überlappen, ohne verbunden zu sein<br />
* ob alle Netze zumindest zwei Pins enthalten.<br />
<br />
Für rein digitale Schaltungen gibt es spezialisierte Prüfungen, die [[Fan-Out]], Level-Shifting und mehr berücksichtigen.<ref name=":0" /><br />
<br />
== Siehe auch ==<br />
* [[Chipentwurf]]<br />
<br />
== Einzelnachweise ==<br />
<references /><br />
<br />
[[Kategorie:Elektrische Schaltung]]<br />
[[Kategorie:Entwurf Integrierter Schaltungen]]</div>imported>YMS