imported>Edgar-0004: Typo: ausnutzt --> ausgenutzt

2021-11-16T21:34:33Z

Typo: ausnutzt --> ausgenutzt

Neue Seite

{{Belege fehlen}}
Der englische Begriff '''{{lang|en|dual stress liner}}''' (DSL) bezeichnet in der [[Halbleitertechnik]] ein Verfahren zur Herstellung von verspanntem [[Silizium]] (engl. {{lang|en|[[strained silicon]]}}) für p- und n-Kanal-[[MOSFET]]s in [[Silicon-on-Insulator]]-Technologien (SOI). Das von [[IBM]] entwickelte Verfahren kommt durch die [[Technologieaustausch]]abkommen wird/wurde unter anderem bei [[AMD]]/[[Globalfoundries]] und [[Chartered Semiconductor Manufacturing]] angewandt.

Dabei wird nach der Herstellung des MOSFETs [[Siliziumnitrid]] (Si<sub>3</sub>N<sub>4</sub>) über den Bauelementen abgeschieden. In Abhängigkeit von den Prozessbedingungen wirkt diese Siliziumnitridschicht kompressibel oder entspannend auf die darunter liegenden [[Feldeffekttransistor|Source- und Draingebiete]] aus. Diese lokalen Verspannungen wirken sich komplementär auf das Kanalgebiet zwischen den Source- und Draingebieten aus, das heißt komprimierte Source- und Draingebiete führen zu gedehntem Silizium im Kanalgebiet und umgekehrt.
Technologisch werden beide Arten von Verspannungen genutzt: Da die [[Beweglichkeit (Physik)|Elektronenbeweglichkeit]] in entspanntem (tensilem) Silizium steigt, eignen sich solche Kanalgebiete für n-MOSFETs; im Gegensatz dazu führt kompressibles Silizium zu erhöhter Löcherbeweglichkeit, was in p-MOSFETs ausgenutzt wird.

Die Vorteile der DSL-Technologie liegen in ihrer Kompatibilität zur von IBM und AMD propagierten SOI-Technologie und in der Tatsache, dass im Gegensatz zu dem von [[Intel]] verwendeten [[Strain-Transferverfahren]] die elektronischen Eigenschaften von p- und n-Kanal-MOSFETs gleichermaßen verbessert werden.

[[Kategorie:Halbleitertechnik]]

Dual Stress Liner - Versionsgeschichte

imported>Edgar-0004: Typo: ausnutzt --> ausgenutzt