imported>FehlerFinder42: Kategorie Speicherverwaltung hinzugefügt.

2023-01-19T18:02:59Z

Kategorie Speicherverwaltung hinzugefügt.

Neue Seite

Als '''Deskriptor''' bezeichnet man in [[Intel]]-[[X86-Prozessor|x86]]-[[Central Processing Unit|Prozessoren]] ab [[Intel 80286|80286]] (eingeführt 1982) eine Struktur, welche ein [[Segmentierung (Speicherverwaltung)|Segment]] oder eine Funktion im [[Arbeitsspeicher|Hauptspeicher]] beschreibt.

Ein Deskriptor hat eine Größe von 8 Byte und beinhaltet die Größe, die Position, die Zugriffsberechtigungen und Verwendung eines Segments. Neben Speichersegmenten gibt es auch Systemsegmente, die zum Beispiel eine Betriebssystemfunktion markieren.

Deskriptoren kommen ausschließlich im [[Protected Mode]] vor und dienen beim 80286 Prozessor dazu, Protected-Mode-fähiger Software trotz der Registerbreite von 16 Bit einen Adressraum von 24 Bit und somit bis zu 16 MiB Speicherplatz zur Verfügung zu stellen. Im [[Real Mode]] werden Deskriptoren nicht verwendet. Dort haben die Segmente eine konstante Größe von 64 [[KiloByte|KiB]] und der maximale Adressbereich ist auf 16 Bit begrenzt, womit ein maximaler Speicher von nur 1 [[Megabyte|MiB]] Größe adressiert werden kann.

Deskriptoren werden in drei Tabellen gespeichert:

* Die GDT ([[Global Descriptor Table]]) kann maximal 8192 Deskriptoren aufnehmen und ist für alle [[Prozess (Computer)|Prozesse]] verfügbar.
* Die LDT (Local Descriptor Table) ist eine Tabelle, die es für jeden individuellen Prozess mehrfach geben kann. Jeder Prozess besitzt seine eigenen LDTs. Die LDT enthält Speichersegmente, die als privat markiert sind und ausschließlich jeweils einem Prozess zur Verfügung stehen. Zur gleichen Zeit ist immer nur eine einzige LDT verfügbar. Bei einem [[Task]]wechsel auf einen anderen Prozess wird auf eine LDT des anderen Prozesses umgeschaltet.
* Die dritte Tabelle ist die IDT (Interrupt Descriptor Table). Sie umfasst 256 Deskriptoren, wobei jeder Deskriptor die Startadresse eines [[Interrupt]]s markiert.

== Segmentdeskriptoren im 16-/32-Bit Protected Mode ==

: [[Datei:SegmentDescriptor.svg]]

{| class="wikitable"
|--
! Abkürzung !! Bezeichnung !! Bedeutung
|--
| colspan="2" | Base address || Basisadresse des Segments, welche aus historischen Gründen in drei Bereiche aufgeteilt und insgesamt 32 Bit breit ist. Der erste Teil besteht aus dem unteren Feld (Bit 16 bis 31), der zweite Teil aus dem oberen Feld (Bit 0 bis 7) und der dritte Teil aus Bit 24 bis 31 des oberen Feldes.
|--
| G || Granularität || Wenn das Bit nicht gesetzt ist (0), geht die Segmentgröße in 1-Byte-Schritten von 1 Byte bis 1 MiB. Wenn das Bit gesetzt ist (1), variiert die Segmentgröße in 4-KiB-Schritten von 4 KiB bis 4 [[Gigabyte (Einheit)|GiB]].
|--
| D/B || Default Operand Size || Für Codesegmente: D=1: Operanden haben per Default 32 Bit; D=0: Operanden haben per Default 16 Bit. (Die Defaultwerte können durch ein "Operand Size Prefix" für den nachfolgenden Maschinenbefehl auf den jeweils anderen Wert geändert werden)
|--
| L || Long || 64-bit code segment (Nur IA-32e Modus). In der Grafik Bit 21 des oberen Feldes (grau, ohne Bezeichner).
|--
| AVL || ''available'' || Dieses Bit steht dem Betriebssystem zur freien Verfügung. In der Grafik Bit 20 (oberes Feld) mit Bezeichner A.
|--
| colspan="2" | Segment Limit || Segmentgröße in Bytes (G=0) oder in 4-KiB-Seiten (G=1). Das Segment Limit ist zweigeteilt. Der erste Teil besteht aus dem unteren Feld (Bit 0 bis 15), der zweite Teil aus dem oberen Feld (Bit 16 bis 19). Das Segment Limit ist insgesamt 20 Bit breit.
|--
| P || Präsent || P=1: Segment ist im Speicher vorhanden; P=0: Segment ist zurzeit ''nicht'' vorhanden (z. B. [[Swapping|ausgelagert]]). Zugriffe auf nicht präsente Segmente lösen eine [[Ausnahmebehandlung|Ausnahme]] aus, die vom Betriebssystem abgefangen und dazu genutzt werden kann, das fehlende Segment wieder in den Speicher zu laden. In der Grafik: oberes Feld, Bit 15
|--
| DPL || Descriptor Privilege Level || Spezifiziert das Privilege Level (die Sicherheitsstufe) des Segments. In der Grafik: oberes Feld, Bit 13 und 14. DPL kann den Wert 0 bis 3 annehmen. 0 steht für die privilegierteste Stufe. Siehe: [[Ring (CPU)]]
|--
| S || System/User || rowspan="2" | S (oberes Feld Bit 12) und Type (oberes Feld Bit 8 bis 11) geben zusammen den Typ des Segments an, das durch diesen Deskriptor beschrieben wird (s. u.)
|--
| colspan="2" | Type
|--
|}

=== Deskriptor Typen ===

==== System-Deskriptoren ====
{| class="wikitable"
! S !! Type !! Art des Deskriptors
|--
| rowspan="16" | 0 (System) || 0000 || ''reserviert''
|--
| 0001 || verfügbares 16-bit Task Status Segment (TSS)
|--
| 0010 || [[Local Descriptor Table]]
|--
| 0011 || benutztes 16-bit Task Status Segment (TSS)
|--
| 0100 || 16-bit Call Gate
|--
| 0101 || Task Gate
|--
| 0110 || 16-bit Interrupt Gate
|--
| 0111 || 16-bit Trap Gate
|--
| 1000 || ''reserviert''
|--
| 1001 || verfügbares 32-bit TSS
|--
| 1010 || ''reserviert''
|--
| 1011 || benutztes 32-bit TSS
|--
| 1100 || 32-bit Call Gate
|--
| 1101 || ''reserviert''
|--
| 1110 || 32-bit Interrupt Gate
|--
| 1111 || 32-bit Trap Gate
|}

Ein ''Call Gate''-Segmentdeskriptor beschreibt einen wohldefinierte Einsprungpunkt z. B. für Betriebssystemfunktionen. Call Gates sind im Protected Mode für Code mit einer niedrigeren Privilegienstufe die einzige Möglichkeit, Code mit einer höheren Privilegienstufe aufzurufen.

In einem ''Task Status Segment'' (TSS) werden bei einem Taskwechsel (bei Hardware-Multitasking) die Inhalte aller lokalen Register und weitere Statusinformationen automatisch gesichert.

==== User-Deskriptoren ====

Bei gesetztem S-Bit gibt das oberste Bit des Type-Feldes an, ob es sich um ein Code- oder Datensegment handelt. Die Bedeutung der übrigen 3 Bits ist bei Code- und Datensegmenten verschieden.

{| class="wikitable"
! S !! Type !! Art des Deskriptors
|--
| rowspan="2" | 1 (User) || '''0'''EWA || Datensegment E – Expand Down W – Writable A – Accessed
|--
| '''1'''CRA || Codesegment C – Conforming R – Readable A – Accessed
|}

Bedeutung der Bits:
; E:Expand down – Die Segmentbasisadresse kennzeichnet das ''obere'' Ende des Segments, das Limit die Entfernung der ''unteren'' Grenze zur gegebenen Basisadresse. Dies ist für Stack-Segmente sinnvoll, da auf der x86-Plattform der Prozessorstack von oben nach unten befüllt wird.
; W:Writable – in dieses Segment darf auch geschrieben werden.
; A:Accessed – Wird vom Prozessor automatisch auf 1 gesetzt, wenn auf das Segment zugegriffen wurde. Es kann von dem Betriebssystem wieder auf 0 gesetzt werden.
; R:Readable – Codesegment kann auch (als Daten) ausgelesen werden. Schreiben in Codesegmente ist generell nicht möglich.

== Quelle/Weblink ==
* [http://www.intel.com/Assets/PDF/manual/253668.pdf Intels Dokumentation für Systemprogrammierer (englisch)]

[[Kategorie:Speicherverwaltung]]
[[Kategorie:Rechnerarchitektur]]

Deskriptor (Prozessor) - Versionsgeschichte

imported>FehlerFinder42: Kategorie Speicherverwaltung hinzugefügt.