imported>ⵓ: → Vorlage {{rp}} mit S. ersetzt

2025-11-24T20:59:42Z

→ Vorlage {{rp}} mit S. ersetzt

Neue Seite

'''Design for Test''', '''Design for Testing''' oder '''Design for Testability''' ([[Englische Sprache|englisch]] frei für ‚[[Produktentwicklung]] für Testfähigkeit‘), kurz '''DFT''', beschreibt eine Methode bei der [[Entwurf integrierter Schaltungen|Entwicklung Integrierter Schaltungen]] (ICs), die sicherstellen soll, dass das fertige Produkt auf die korrekte [[Funktionalität (Produkt)|Funktionalität]] [[Qualitätsprüfung|getestet]] werden kann.

== Hintergrund ==
Da sich die Anzahl der Transistoren auf ICs nach dem [[Mooresches Gesetz]] ca. alle 1–2 Jahre verdoppelt, mussten in den 1970er und 1980er Jahren Strategien entwickelt werden, wie derartige [[Integrationsgrad|VLSI]]-Schaltungen effektiv entwickelt, produziert, die Funktionen [[Verifizierung und Validierung|verifiziert]] und getestet werden können. Maßgeblich vorangetrieben wurde die [[Electronic Design Automation]] durch das 1980 von [[Carver Mead]] vom [[California Institute of Technology]] und [[Lynn Conway]] vom [[Xerox PARC]] veröffentlichte Buch ''Introduction to VLSI Systems''.<ref>{{Literatur |Autor=[[Carver Mead]], [[Lynn Conway]] |Titel=Introduction to VLSI Systems |Verlag=Addison-Wesley |Ort=Reading, Mass. |Datum=1980 |ISBN=0-201-04358-0 |Sprache=en }}</ref>

== VLSI-Testkonzepte ==
Bei einfachen [[Digitaltechnik|digitalen]] integrierten Schaltungen mit nur wenigen ({{enS|small-scale integration}}, SSI) bis zu einigen hundert Transistoren ({{enS|medium-scale integration}}, MSI) konnte noch von außen mehr oder weniger direkt über Pins auf die Funktionsblöcke zugegriffen und ein kompletter [[Funktionstest]] in kurzer Zeit durchgeführt werden. Bei VLSI-ICs wurden die internen Verschaltungen so komplex bei relativ geringer Anzahl der zur Verfügung stehenden PINs, dass ein kompletter Test der gewünschten Funktion sehr aufwendig oder sogar unmöglich war. Andere Test-Konzepte wurden notwendig.

Statt eines Funktionaltests kann ein Test der Struktur durchgeführt werden, d. h. es wird getestet, ob alle Elemente wie [[Logikgatter]], Flipflops und Verbindungen vorhanden sind – und es nicht etwa zusätzliche Verbindungen wie [[Elektrischer Kurzschluss|Kurzschlüsse]] gibt. Diese würden z. B. zu ''Stuck-at-Faults'' (dt. Haftfehler) führen, bei denen ein Signal fest auf ''0'' oder ''1'' liegt. Dabei geht man davon aus, dass, wenn alle Blöcke und die interne Verdrahtung in Ordnung sind, dann auch das ganze Bauteil funktional in Ordnung ist.

Um die Testbarkeit sicherzustellen, sind zwei Punkte wichtig.<ref name="abramovici" details="S. 343, 344">{{Literatur |Autor=Miron Abramovici, Melvin A. Breuer, Arthur D. Friedman |Titel=Digital System Testing and Testable Design|Verlag=[[IEEE-Press]] |Ort=New York |Datum=1990|ISBN=0-7803-1062-4 |Sprache=en |Kommentar=AT&T}}</ref>

* [[Steuerbarkeit]] ({{enS|controlability}})
:– bedeutet, dass die logische Information an jedem internen [[Kirchhoffsche Regeln#Der Knotenpunktsatz (Knotenregel) – 1. Kirchhoffsches Gesetz|Knotenpunkt]] der Schaltung von außen (durch das Testprogramm) festgelegt werden kann

* Beobachtbarkeit ({{enS|observability}})
:– heißt, dass die Information aller internen Knoten (durch das Testprogramm) ausgelesen werden kann

Hierzu werden zusätzliche Schaltungsteile gebraucht, die für die normale Funktion der Schaltung nicht nötig sind. D. h., um Design for Testing durchzuführen, sind [[Trade-off]]s notwendig, wie zusätzliche Chipfläche und Pins und eine evtl. dadurch bedingte längere Entwicklungszeit. Dieses führt auch zu einem größeren Stromverbrauch und – bedingt durch die größere Chipfläche – zu einer geringeren [[Ausbeute (Halbleitertechnik)|Produktionsausbeute]].<ref name="abramovici" details="S. 344" />

=== Scan Test ===
Eine bewährte Methode die Steuerbarkeit und Beobachtbarkeit zu erreichen, ist durch die Einrichtung eines Scan-Pfades ({{enS|Scan-Path}}) einen [[Scan Test]] zu ermöglichen.<ref>{{Literatur | Autor=T. Kobayashi, T. Matsue, and H. Shiba | Titel=Flip-Flop Circuit with FLT Capability | Sammelwerk=Proc.IECEO Conference |Datum=1968 | Seiten=962 |Sprache=en}}</ref> Hierzu werden zum Testen alle internen [[Flipflops]] in Reihe geschaltet, gezielt geladen (vorgesetzt) und nach einem Arbeitsschritt wieder ausgelesen. Um einen ähnlichen Test auf Systemlevel zu ermöglichen, können alle Pins mit Flipflops für einen [[Boundary Scan]] versehen werden.

=== Built-in self-test ===
Eine weitere Möglichkeit, die innere Struktur eines ICs zu testen, stellt ein eingebauter [[Built-in self-test|Selbsttest]] ({{enS|Built-in self-test}}, kurz BIST) dar. Eine interne Schaltung erzeugt selbst Testsignale und vergleicht die Antwort mit vorgegebenen, korrekten Ergebnissen und liefert eine Go-/NoGo-Information an das ATE.

== Test Umgebung ==
Design for testing umfasst nicht nur das Design der Integrierten Schaltung selbst, sondern das ganze Test-Konzept.

Zum Test-Konzept gehört auch die weitere Test-Umgebung, das [[Automatic Test Equipment]] und das eigentliche Test-Programm und dessen Entwicklung. Das beinhaltet auch den [[Akzeptanztest (Softwaretechnik)|Akzeptanztest]], mit dem sichergestellt werden soll, dass das Bauteil letztendlich auch in der Kunden-Applikation funktioniert. Im Fehlerfall sollte der Test auch eine [[Ortsbestimmung|Lokalisierung]] des Fehlers auf dem [[Die (Halbleitertechnik)|Chip]] für die [[Schadensanalyse|Fehleranalyse]] ermöglichen.

== Siehe auch ==
* [[Scan Test]]

== Weblinks ==
* [https://www.xjtag.com/about-jtag/design-for-test-guidelines/ Design for Test (DFT) Guidelines]

== Einzelnachweise ==
<references />

[[Kategorie:Qualitätssicherung]]
[[Kategorie:Systems Engineering]]

Design for Test - Versionsgeschichte

imported>ⵓ: → Vorlage {{rp}} mit S. ersetzt