<?xml version="1.0"?>
<feed xmlns="http://www.w3.org/2005/Atom" xml:lang="de">
	<id>https://wiki-de.moshellshocker.dns64.de/index.php?action=history&amp;feed=atom&amp;title=Delay-Locked_Loop</id>
	<title>Delay-Locked Loop - Versionsgeschichte</title>
	<link rel="self" type="application/atom+xml" href="https://wiki-de.moshellshocker.dns64.de/index.php?action=history&amp;feed=atom&amp;title=Delay-Locked_Loop"/>
	<link rel="alternate" type="text/html" href="https://wiki-de.moshellshocker.dns64.de/index.php?title=Delay-Locked_Loop&amp;action=history"/>
	<updated>2026-05-27T11:54:30Z</updated>
	<subtitle>Versionsgeschichte dieser Seite in Wikipedia (Deutsch) – Lokale Kopie</subtitle>
	<generator>MediaWiki 1.43.8</generator>
	<entry>
		<id>https://wiki-de.moshellshocker.dns64.de/index.php?title=Delay-Locked_Loop&amp;diff=671577&amp;oldid=prev</id>
		<title>imported&gt;GünniX: WPCleaner v2.05 - Wikipedia:WPSK (Link mit doppeltem senkrechten Strich)</title>
		<link rel="alternate" type="text/html" href="https://wiki-de.moshellshocker.dns64.de/index.php?title=Delay-Locked_Loop&amp;diff=671577&amp;oldid=prev"/>
		<updated>2026-02-19T05:01:12Z</updated>

		<summary type="html">&lt;p&gt;&lt;a href=&quot;http://192.168.1.62:8083/index.php/WP:CLEANER&quot; class=&quot;extiw&quot; title=&quot;en:WP:CLEANER&quot;&gt;WPCleaner&lt;/a&gt; v2.05 - &lt;a href=&quot;/index.php/Wikipedia:WPSK&quot; class=&quot;mw-redirect&quot; title=&quot;Wikipedia:WPSK&quot;&gt;Wikipedia:WPSK&lt;/a&gt; (Link mit doppeltem senkrechten Strich)&lt;/p&gt;
&lt;p&gt;&lt;b&gt;Neue Seite&lt;/b&gt;&lt;/p&gt;&lt;div&gt;Bei einer &amp;#039;&amp;#039;&amp;#039;Delay-Locked Loop&amp;#039;&amp;#039;&amp;#039; (DLL) handelt es sich um eine [[elektronische Schaltung]], die ähnlich wie eine [[Phase-locked loop|Phasenregelschleife]] (PLL) aufgebaut ist. Der Hauptunterschied zur PLL ist das Fehlen des [[VCO|spannungsgesteuerten Oszillators]], es wird nur das am Eingang anliegende Taktsignal zeitverzögert als Ausgangssignal verwendet. Zu diesem Zweck ist eine einstellbare Verzögerungskette vorgesehen, wovon sich auch der Name dieser Schaltung ableitet. Der Vorteil dieser Schleife gegenüber einer Phasenregelschleife liegt in dem geringeren schaltungstechnischen Aufwand.&lt;br /&gt;
&lt;br /&gt;
== Funktion ==&lt;br /&gt;
[[Bild:Delay locked loop.png|mini|Vereinfachtes Prinzipschaltbild einer DLL]]&lt;br /&gt;
Von außen betrachtet kann die DLL aufgrund ihrer Schleife (Rückkopplung) wie eine zeitlich negative Verzögerung angesehen werden. Wesentlicher Bestandteil einer DLL ist eine variable Verzögerungskette, die über eine Kette von einzelnen elementaren Verzögerungsgliedern mit fixer Verzögerungszeit gebildet wird. Die Momentanverzögerung der gesamten Kette hängt von der [[Phase (Schwingung)|Phasenlage]] zwischen Eingangs- und Ausgangssignal ab und wird über ein Steuersignal dynamisch im Betrieb eingestellt. Je nach Typ und Anwendung kann der dazu eingesetzte [[Phasendetektor|Phasendiskriminator]] auf minimalen Fehler vergleichen oder auf einen konfigurierbaren, von Null verschiedenen Phasenwinkel.&lt;br /&gt;
&lt;br /&gt;
Analoge DLLs arbeiten mit folgenden zwei Typen als Verzögerungskette:&lt;br /&gt;
* Current-Starved Inverter&lt;br /&gt;
* Shunt-Capacitor Delay Stage (auch Capacitor-Loaded Inverter Delay Line)&lt;br /&gt;
&lt;br /&gt;
In digitalen DLLs wirkt das vom Phasendiskriminator gebildete Steuersignal auf einen [[Multiplexer]], welcher in diskreten Schritten den Phasenfehler minimiert. Am Ausgang dieses Multiplexers liegt dann das Ausgangssignal der DLL an. In praktisch realisierten DLLs werden zwischen Phasendiskriminator und Verzögerungskette zusätzliche [[Filter (Elektronik)|Schleifenfilter]] eingesetzt, welche das dynamische Verhalten der Regelschleife beeinflussen.&lt;br /&gt;
&lt;br /&gt;
== Anwendungsbereiche ==&lt;br /&gt;
Eine DLL wird primär zur Einstellung der Phasenlage eines frei laufenden [[Taktsignal]]s im Bereich von [[Synchroner Schaltkreis|synchronen, digitalen Schaltungen]] verwendet, um damit frequenzunabhängige Phasenverschiebungen zu erzielen. Eingesetzt werden DLLs beispielsweise in [[Field Programmable Gate Array|FPGA]]s des Herstellers [[Xilinx]] zur Aufbereitung zugeführter externer Taktsignale und zur Kompensation von [[Gatterlaufzeit]]en. DLLs werden auch in den meisten [[DDR-SDRAM]]s verwendet, um das Timing der Ausgänge gegenüber dem Taktsignal zu regeln (Ausnahme: in [[GDDR5]]-Bausteinen wird eine PLL verwendet).&lt;br /&gt;
&lt;br /&gt;
Auch in [[Global Positioning System|GPS]]-Empfängern werden diese Schaltungen eingesetzt, um jeweils der der zeitlichen Verschiebung des [[Pseudozufallsrauschen|Pseudonoisecodes]] eines GPS-Satellitensignals zu folgen (engl. &amp;#039;&amp;#039;tracking&amp;#039;&amp;#039;) (S. [[GPS-Technik]]).&lt;br /&gt;
&lt;br /&gt;
Eine Erweiterung zur DLL ist die &amp;#039;&amp;#039;Vector-Delay-Lock-Loop&amp;#039;&amp;#039; (VDLL), die ein &amp;#039;&amp;#039;Tracking&amp;#039;&amp;#039; von GPS-Signalen unter sehr widrigeren Umständen (schwache Satelliten-Signale, starkes [[Wärmerauschen|Rauschen]]) ermöglichen soll. Die Anwendung der VDLL ist allerdings derzeit noch Gegenstand von Forschungsarbeiten.&lt;br /&gt;
&lt;br /&gt;
== Literatur ==&lt;br /&gt;
* {{Literatur&lt;br /&gt;
 | Autor= Donald R. Stephens&lt;br /&gt;
 | Titel= Phase-Locked Loops for Wireless Communications - Digital, Analog and Optical Implementations&lt;br /&gt;
 | Auflage= 2.&lt;br /&gt;
 | Verlag= Kluwer Academic Publishers &lt;br /&gt;
 | Jahr= 2002&lt;br /&gt;
 | Seiten= 186–194&lt;br /&gt;
 | ISBN= 0-792-37602-1&lt;br /&gt;
}}&lt;br /&gt;
&lt;br /&gt;
== Weblinks ==&lt;br /&gt;
* [https://www.xilinx.com/support/documentation/application_notes/xapp174.pdf Using Delay-Locked Loops in Spartan-II FPGAs] [[Applikationsschrift]] von Xilinx (engl.; PDF-Datei; 229 kB)&lt;br /&gt;
&lt;br /&gt;
[[Kategorie:Elektronische Schaltung]]&lt;br /&gt;
[[Kategorie:Digitale Signalverarbeitung]]&lt;/div&gt;</summary>
		<author><name>imported&gt;GünniX</name></author>
	</entry>
</feed>