imported>Fan-vom-Wiki: fehlendes Leerzeichen

2025-10-16T08:23:48Z

fehlendes Leerzeichen

Neue Seite

Der '''DLX-Mikroprozessor''' (Aussprache: Deluxe<ref>{{Literatur |Autor=Jurij Silc, Borut Robic, Theo Ungere |Hrsg=Springer Science & Business Media |Titel=Processor Architecture: From Dataflow to Superscalar and Beyond |Datum=2012 |ISBN=3-642-58589-2 |Seiten=19}}</ref>) ist eine hypothetische [[Prozessorarchitektur]], die von [[John L. Hennessy]] und [[David A. Patterson]] (den ursprünglichen Designern der [[MIPS-Architektur|MIPS]]- und [[Berkeley RISC|Berkeley-RISC]]-Architektur) entwickelt wurde. Er wurde in dem – von beiden gemeinsam verfassten – Buch ''Computer Architecture: A Quantitative Approach'' vorgestellt. Der DLX-Prozessor wird mit einem [[Reduced Instruction Set Computing|RISC]]-Befehlssatz angesteuert und besitzt 32 Register. Es gibt DLX-Simulatoren, die die unterschiedlichen [[Pipeline (Prozessor)|Pipelinestufen]] grafisch darstellen und Assembler-Befehle interpretieren. Solche werden an einigen Hochschulen in Vorlesungen zur hardwarenahen Programmierung benutzt.

== Pipeline ==
Die Pipeline des DLX-Prozessors besteht aus fünf Stufen:
# Instruction Fetch (IF): Laden des [[Befehlssatz|Befehls]] in den Befehlspuffer, Erhöhung des Befehlszählers.
# Instruction Decode (ID): Erzeugung der prozessorinternen Steuersignale, Bereitstellung der Operanden aus den Registern.
# Execute (EX): [[Arithmetisch-logische Einheit|ALU]] führt Operation aus, Berechnung der effektiven [[Adressierung (Rechnerarchitektur)|Adresse]] bei Lade-/Speicherbefehlen.
# Memory Access (MEM oder MA): Durchführung des Speicherzugriffs bei Lade-/Speicherbefehlen. Andere Befehle durchlaufen diese Phase passiv.
# Write Back (WB): Schreiben des Operationsergebnisses in ein [[Register (Computer)|Register]]. Befehle ohne Ergebnis durchlaufen diese Phase passiv.

Das Design der DLX-Pipeline verhindert das Auftreten von Schreibe-nach-Lese- ''(write after read)'' und Schreibe-nach-Schreibe-Konflikten ''(write after write)''. Lese-nach-Schreibe-Konflikte ''(read after write)'' werden jedoch nicht verhindert.

== Registerbedeutungen ==
* R0 null; unveränderlich
* R1 reserviert für den Assembler
* R2-R3 Funktionsrückgabewerte
* R4-R7 Funktionsparameter
* R8-R15 beliebig
* R16-R23 Registervariablen
* R24-R25 beliebig
* R26-R27 reserviert für das Betriebssystem
* R28 Globaler Pointer
* R29 Stackpointer
* R30 Registervariable
* R31 Rücksprungadresse

== Befehlsformate ==
Ein DLX-Befehl ist immer 32 Bit lang. Die unterschiedlichen Befehlsformate definieren die Aufteilung des 32-Bit-Befehls in Felder. Bei allen drei Formaten sind die ersten 6 Bit immer der [[Opcode]].

=== I-Format (Immediate) ===
Befehle dieses Formates sind Load/Store Instruktionen, arithmetische Befehle oder bedingte/unbedingte Sprünge. Die Instruktion besteht aus einem Quellregister rs1 und einem Zielregister rd, zusätzlich sind 16 Bit für den Immediate-Wert vorgesehen, die je nach Befehlstyp benutzt werden.

[[Datei:DLX-I.svg|700px|Befehlsformat der DLX Architektur, Typ I]]

Beispielbefehle: LW, SW, JALR

=== R-Format (Register) ===
Dieses Format wird benutzt, um Operationen auf Registern durchzuführen, dabei werden die Quellregister rs1 und rs2 mit der Register-ALU Operation func ausgeführt, und das Ergebnis auf das rd-Register abgelegt.

[[Datei:DLX-R.svg|700px|Befehlsformat der DLX Architektur, Typ R]]

Beispielbefehl: SLT, ADD, SUB

=== J-Format (Jump) ===
Befehle dieses Formates sind Sprungbefehle. Die (dist)anz wird einfach auf den [[Befehlszähler]] hinzuaddiert.

[[Datei:DLX-J.svg|700px|Befehlsformat der DLX Architektur, Typ J]]

Beispielbefehle: J, JAL

== Befehlssatz ==
Auszug aus dem DLX-[[Befehlssatz]] ohne [[Gleitkommaoperation|Floating-Point-Befehle]]:

Instruction Instruction meaning
LB / LH / LW R1,val(R2) Load byte / load half word / load word
LBU / LHU R1,val(R2) Load byte unsigned / load half word unsigned
SB / SH / SW val(R2),R1 Store byte / store half word / store word
LHI R1,#val Load high immediate
ADD / SUB R1,R2,R3 Add / subtract
ADDU / SUBU R1,R2,R3 Add unsigned / subtract unsigned
ADDI / SUBI R1,R2,#val Add immediate / subtract immediate
ADDUI / SUBUI R1,R2,#val Add immediate unsigned / subtract immediate unsigned
AND / OR / XOR R1,R2,R3 And / or / exclusive or
ANDI / ORI / XORI R1,R2,#val And immediate / or immediate / exclusive or immediate
SLL / SRL / SRA R1,R2,R3 Shift left logical / shift right logical / shift right arithmetic
SLLI / SRLI / SRAI R1,R2,#val Shift- left log. / right log. / right arithmetic -immediate
SLT / SLE / SEQ R1,R2,R3 Set- less than / less or equal than / equal
SLTI / SLEI / SEQI R1,R2,#val Set- less than / less or equal than / equal -immediate
SGT / SGE / SNE R1,R2,R3 Set- greater than / greater equal than / not equal
SGTI / SGEI / SNEI R1,R2,#val Set- greater than / greater equal / not equal -immediate
BEQZ / BNEZ R4,name Branch equal zero / branch not equal zero
J name Jump
JR R5 Jump register
JAL name Jump and link (save return address in R31)
JALR R5 Jump and link register (save return address in R31)
val: 16 Bit Wert als Adress-Offset oder Immediate-Wert
name: 16 oder 26 Bit Adress-Distanz

== Literatur ==
* Philip Sailer, David Kaeli: ''The DLX Instruction Set Architecture Handbook.'', Morgan Kaufmann, San Francisco 1996, ISBN 1-55860-371-9. (engl.)
* John Hennessy, David Patterson: ''Computer Architecture. A Quantitative Approach.'', 3. Ausgabe, Morgan Kaufmann, San Francisco 2003, ISBN 1-55860-724-2 (engl.)
* Uwe Brinkschulte, Theo Ungerer: ''Mikrocontroller und Mikroprozessoren'', Springer-Verlag, Berlin 2007, ISBN 978-3-540-46801-1, Seite 49.

== Weblinks ==
* {{Webarchiv | url=http://www.mr.inf.tu-dresden.de/studium/winter/infet1/docs/DLX.pdf | wayback=20140309025545 | text=DLX-Architektur, Entwicklung und Funktionsweise}} (PDF-Datei; 444 kB) – Datei {{Webarchiv | url=http://www.mr.inf.tu-dresden.de/studium/winter/infet1/docs/DLX.pdf | wayback=20140309025545 | text=verfügbar als}}
* {{Webarchiv | url=http://www.mr.inf.tu-dresden.de/~schoene/Windlx/WinDLX_html.html | wayback=20070707004302 | text=WinDLX, DLX-Simulator für Windows ab Version 3.1}} – Seite {{Webarchiv | url=http://www.mr.inf.tu-dresden.de/~schoene/Windlx/WinDLX_html.html | wayback=20070707004302 | text=verfügbar als}}, Programm [http://www.inf.fu-berlin.de/lehre/SS99/Rechnerarchitektur/DLX/ hier]
* {{Webarchiv | url=http://www.informatik.uni-augsburg.de/lehrstuehle/sik/lehre/ss/sysinfo_ue/software/ | wayback=20090424063559 | text=DLX-Befehlsübersicht (PDF-Dateien), DLX-Simulator für Linux}} mit Quellcode – Seite {{Webarchiv | url=http://www.informatik.uni-augsburg.de/lehrstuehle/sik/lehre/ss/sysinfo_ue/software/ | wayback=20090424063559 | text=verfügbar als}}
* [http://electro.fisica.unlp.edu.ar/arq/downloads/Software/WinDLX/windlx.html WinDLX-Seite], mit Tutorial (PDF) und ausführlicher [http://electro.fisica.unlp.edu.ar/arq/downloads/Software/WinDLX/DLXinst.html Befehlssatz-Beschreibung] (engl.)
* [https://www-user.tu-chemnitz.de/~erma/dienst/lehre/ Foliensatz] zur Übung DLX (Komponenten & Architekturen)
* [http://sourceforge.net/projects/opendlx/ openDLX, Open Source DLX-Simulator in Java]; [https://github.com/smetzlaff/openDLX Github-Seite] (engl.)
* [https://www.csee.umbc.edu/courses/undergraduate/411/spring96/dlx.html The DLX Processor], Einführung (engl.)

== Einzelnachweise ==
<references />

{{SORTIERUNG:Dlx-Mikroprozessor}}
[[Kategorie:Rechnerarchitektur]]

DLX-Prozessor - Versionsgeschichte

imported>Fan-vom-Wiki: fehlendes Leerzeichen