imported>SchlurcherBot: Bot: http → https

2026-04-18T20:14:05Z

Bot: http → https

Neue Seite

'''Arm Cortex-M''' (in älterer Schreibweise '''ARM Cortex-M''') ist eine Familie von [[IP-Core]]s primär für [[32-Bit-Architektur|32-Bit]]-[[Mikrocontroller]], die vom Unternehmen [[ARM Limited|ARM]] entwickelt wird und an verschiedene Hersteller lizenziert wird. Der Kern stellt eine [[Reduced Instruction Set Computer]] (RISC) dar, ist ein Teil der [[Arm-Architektur#ARMv6|ARMv6- bzw. Armv7-Architektur]]<ref>Cortex-M0, -M0+ und -M1 zählen zur ARMv6-Architektur und Cortex-M3 und -M4 zur Armv7-Architektur.</ref> und unterteilt sich in aufsteigender Komplexität in die Einheiten Cortex-M0,<ref name="M0-TRM" /> Cortex-M0+,<ref name="M0+-TRM" /> Cortex-M1,<ref name="M1-TRM" /> Cortex-M3,<ref name="M3-TRM" /> Cortex-M4<ref name="M4-TRM" />, Cortex-M7, die auf der [[Arm-Architektur#Armv8|Armv8-Architektur]] basierenden Cortex-M23,<ref name="M23-TRM" /> und Cortex-M33,<ref name="M33-TRM" /> sowie die neueren auf [[Arm-Architektur#Armv8.1-M|Armv8.1-M]] basierenden Cortex-M55<ref name="M55-TRM" /> und Cortex-M85.<ref name="M85-TRM" />
[[Datei:ARM Cortex-M0 and M3 ICs in SMD Packages.jpg|mini|hochkant=1.5|Arm Cortex-M0 und M3-basierte Microcontroller von [[NXP Semiconductors|NXP]] und [[Silicon Laboratories]]. Zum Größenvergleich: das Gehäuse ganz links hat eine Kantenlänge von 7 mm; das daneben einen Pinabstand von 0,5 mm]]

== Allgemeines ==
[[ARM Limited]] stellt selbst keine Mikroprozessoren bzw. Microcontroller her, sondern lizenziert den Kern an Hersteller und Chipproduzenten, sogenannte {{lang|en|''integrated device manufacturers''}} (IDM), welche den eigentlichen ARM-Kern um eigene und herstellerspezifische Peripherie wie z. B. [[Controller Area Network]] (CAN), [[Local Interconnect Network]] (LIN), [[Universal Serial Bus]] (USB), [[I²C]]-Bus, [[Serial Peripheral Interface]] (SPI), [[Serielle Schnittstelle]]n, [[Ethernet]]-Schnittstellen, [[Pulsweitenmodulation]]-Ausgänge, [[Analog-Digital-Wandler]], [[Universal Asynchronous Receiver Transmitter]] (UART) und viele weitere erweitern. Diese Einheiten werden über den [[Advanced Microcontroller Bus Architecture]] (AMBA) an den ARM-Kern angeschlossen. ARM Limited bietet für den Kern verschiedene Lizenzmodelle an, welche sich in den Kosten und Umfang der zur Verfügung gestellten Daten unterscheiden. In allen Fällen wird das Recht gewährt, eigene Hardware mit ARM-Prozessoren frei vertreiben zu dürfen.

Die „Arm Cortex-M“-Prozessoren sind für den Lizenznehmer als [[IP-Core]] in der [[Hardwarebeschreibungssprache]] [[Verilog]] verfügbar und können mittels [[Logiksynthese]] als digitale Hardwareschaltung abgebildet werden, um dann entweder in [[Field Programmable Gate Array]]s (FPGAs) oder [[Anwendungsspezifische integrierte Schaltung]]en (ASICs) eingesetzt zu werden. Je nach Lizenzmodell ist entweder die Verwendung des IP-Core gestattet (IP-Core Lizenz) oder aber es kann eine vollkommen neue, eigene Mikroarchitektur entwickelt werden, die die ISA von ARM implementiert (Architektur-Lizenz). Bei Besitz beider Lizenzen ist auch das Erweitern und Verändern der IP-Cores möglich. Vorteile der Architekturlizenz sind, dass für Hersteller neben der Integration eigener Peripherie auch andere Erweiterungen wie eigene [[Maschinenbefehl]]e, Integration spezieller [[Debugger|Debugschnittstellen]] oder aufgrund einer eigenen Architektur eine Optimierung für einen bestimmten Einsatzzweck (wie beispielsweise Mobilgeräte) möglich werden.

== Befehlssatz ==
Die Prozessoren Cortex-M0 und -M1 basieren auf einer [[Arm-Architektur#ARMv6 (2002)|ARMv6-M]]-Architektur,<ref name="ARMv6-M-Manual" /> die Cortex-M3 auf einer [[Arm-Architektur#Armv7 (2004)|Armv7-M]]-Architektur,<ref name="ARMv7-M-Manual" /> und die Cortex-M4 sowie Cortex-M7 auf einer [[Arm-Architektur#Armv7 (2004)|Armv7E-M]]-Architektur.<ref name="ARMv7-M-Manual" /> Die Unterschiede betreffen primär den Befehlssatz und die zur Verfügung stehenden Maschinenbefehle. Die Linien sind so festgelegt, dass die binären Maschinenbefehle aufwärts kompatibel sind, das heißt, ein Maschinenprogramm von einem Cortex-M0 oder M1 ist ohne Veränderung auch auf einem Cortex-M3, -M4 oder -M7 lauffähig. Umgekehrt können nicht alle Befehle des Cortex-M3, -M4 oder -M7 auf der Cortex-M0 oder -M1 ausgeführt werden.<ref name="ARMv6-M-Manual" /><ref name="ARMv7-M-Manual" />

Alle Prozessoren aus der Cortex-M-Familie unterstützen die Basisbefehle aus dem so genannten [[Arm-Architektur#Thumb-Befehlssatz|Thumb-Befehlssatz]], dem Thumb-2-Befehlssatz, und bieten zusätzlich eine [[Multiplizierer (Digitaltechnik)|Multipliziereinheit]] in Hardware. M0 und M1 fehlen allerdings im Thumb-Befehlssatz neuere Erweiterungen wie die Befehle ''CBZ'', ''CBNZ'' und ''IT'', welche erst in der später entwickelten [[Arm-Architektur#Versionen|Armv7-M]]-Architektur verfügbar sind. Und der Thumb-2-Befehlssatz ist auf einige wenige Befehle wie ''BL'', ''DMB'', ''DSB'', ''ISB'', ''MRS'' und ''MSR'' limitiert.<ref name="ARMv6-M-Manual" /><ref name="ARMv7-M-Manual" /> Die Einschränkungen bei M0 und M1 sind Folge der Vorgabe, die Chipfläche möglichst klein zu halten.

Cortex-M3, mit größerer Chipfläche, umfasst den vollständigen Thumb- und Thumb-2-Befehlssatz, bietet darüber hinaus einige spezielle Instruktionen, eine eigene Divisionseinheit in Hardware und kann mathematische Befehle wie Addition statt mit Überlauf auch mit [[Sättigungsarithmetik|Sättigung]] behandeln, was insbesondere im Bereich der [[Signalverarbeitung]] von Bedeutung ist. Cortex-M4 erweitert diese Möglichkeiten um einige spezielle Befehle, wie sie bei [[Digitaler Signalprozessor|digitalen Signalprozessoren]] (DSP) üblich sind, und bietet optional eine [[Gleitkommaeinheit]] für die Bearbeitung von [[Gleitkommazahl]]en nach der Norm [[IEEE 754]] für [[einfache Genauigkeit]].<ref name="ARMv6-M-Manual" /><ref name="ARMv7-M-Manual" /> Der Cortex-M7 erweitert die Gleitkommaeinheit für die Bearbeitung von Gleitkommazahlen für [[doppelte Genauigkeit]].<ref name="M7-Enet" />

{| class="wikitable" style="text-align:center"
|+ Cortex-M-Familie, Befehlsätze
|-
! ARM Cortex-M !! Thumb !! Thumb-2 !! Zyklen Hardware- Multiplizierer !! Hardware- Dividierer !! DSP- Erweite- rung !! [[Sättigungsarithmetik|Sättigungs- arithmetik]] !! Gleit- komma- einheit !! Trust Zone !! ARM- Architektur
|-
| Cortex-M0 || rowspan="2" {{Teilweise-Feld|größten- teils}} || rowspan="2" {{Teilweise-Feld|Subset}} || {{Teilweise-Feld|1 oder 32}} || {{Nein-Feld}} || {{Nein-Feld}} || {{Nein-Feld}} || {{Nein-Feld}} || {{Nein-Feld}} || ARMv6-M<ref name="ARMv6-M-Manual" />
|-
| Cortex-M1 || {{Teilweise-Feld|3 oder 33}} || {{Nein-Feld}} || {{Nein-Feld}} || {{Nein-Feld}} || {{Nein-Feld}} || {{Nein-Feld}} || ARMv6-M<ref name="ARMv6-M-Manual" />
|-
|| Cortex-M3 || rowspan="5" {{Ja-Feld|komplett}} || rowspan="5" {{Ja-Feld|komplett}} || {{Ja-Feld|1}} || {{Ja-Feld}} || {{Nein-Feld}} || {{Teilweise-Feld|teil- weise}} || {{Nein-Feld}} || {{Nein-Feld}} || Armv7-M<ref name="ARMv7-M-Manual" />
|-
| Cortex-M4 || {{Ja-Feld|1}} || {{Ja-Feld}} || {{Ja-Feld}} || {{Ja-Feld}} || {{Teilweise-Feld|optional}} || {{Nein-Feld}} || Armv7E-M<ref name="ARMv7-M-Manual" />
|-
| Cortex-M7 || {{Ja-Feld|1}} || {{Ja-Feld}} || {{Ja-Feld}} || {{Ja-Feld}} || {{Teilweise-Feld|optional}} || {{Nein-Feld}} || Armv7E-M<ref name="ARMv7-M-Manual" />
|-
| Cortex-M23 || {{Teilweise-Feld|1 oder 32}} || {{Ja-Feld}} || {{Nein-Feld}} || {{Nein-Feld}} || {{Nein-Feld}} || {{Ja-Feld}} || Armv8-M Baseline<ref name="ARMv8-M-Manual">{{Internetquelle |url=http://infocenter.arm.com/help/topic/com.arm.doc.ddi0553a.d/index.html |titel=ARMv8-M Architecture Reference Manual, Ausgabe A.d |abruf=2018-03-03}}</ref>
|-
| Cortex-M33 || {{Ja-Feld|1}} || {{Ja-Feld}} || {{Ja-Feld}} || {{Ja-Feld}} || {{Teilweise-Feld|optional}} || {{Ja-Feld}} || Armv8-M<ref name="ARMv8-M-Manual" />
|-
| Cortex-M55 || {{Ja-Feld}} || {{Ja-Feld}} || {{Ja-Feld|1}} || {{Ja-Feld}} || {{Ja-Feld}} || {{Ja-Feld}} || {{Teilweise-Feld|optional}} || {{Ja-Feld}} || Armv8.1-M<ref name="M55-TRM" />
|-
| Cortex-M85 || {{Ja-Feld}} || {{Ja-Feld}} || {{Ja-Feld|1}} || {{Ja-Feld}} || {{Ja-Feld}} || {{Ja-Feld}} || {{Teilweise-Feld|optional}} || {{Ja-Feld}} || Armv8.1-M<ref name="M85-TRM" />
|}
{| class="wikitable" style="text-align:center"
|+ ARM-Cortex-M-Optionen<ref name="ARMv6-M-Manual" /><ref name="ARMv7-M-Manual" />
|-
! Typ !! SysTick- Timer !! [[Bit-Banding|Bit- Banding]]!! Speicher- schutz (MPU)
|-
| Cortex-M0 || {{Teilweise-Feld|optional}} || {{Nein-Feld}} || {{Nein-Feld}}
|-
| Cortex-M1 || {{Teilweise-Feld|optional}} || {{Nein-Feld}} || {{Nein-Feld}}
|-
| Cortex-M3 || {{Ja-Feld}} || {{Teilweise-Feld|optional}} || {{Teilweise-Feld|optional}}
|-
| Cortex-M4 || {{Ja-Feld}} || {{Teilweise-Feld|optional}} || {{Teilweise-Feld|optional}}
|-
| Cortex-M7 || {{Ja-Feld}} || {{Teilweise-Feld|optional}} || {{Teilweise-Feld|optional}}
|-
| Cortex-M23 || {{Ja-Feld}} || {{Nein-Feld}} || {{Teilweise-Feld|optional}}
|-
| Cortex-M33 || {{Ja-Feld}} || {{Nein-Feld}} || {{Ja-Feld}}
|-
| Cortex-M55 || {{Ja-Feld}} || {{Nein-Feld}} || {{Ja-Feld}}
|-
| Cortex-M85 || {{Ja-Feld}} || {{Nein-Feld}} || {{Ja-Feld}}
|}

Die meisten Cortex-M3 und -M4-Chips bieten [[Bit-Banding]]. Dies bedeutet, dass bestimmte Bits im Speicher auf eine eigene Word-Adresse gemappt und dadurch einfacher angesprochen werden können. Es ist nicht zu verwechseln mit [[Bit-Banging]]. Ob die Funktion aber auf einer konkreten Cortex-M-Implementierung tatsächlich vorhanden ist, sollte im Einzelfall geprüft werden.<ref name="AppNote179">[http://infocenter.arm.com/help/topic/com.arm.doc.dai0179b/AppsNote179.pdf Cortex-M3 Embedded Software Development; App Note 179; ARM Holdings.] (PDF; 179 kB)</ref>

== Typen ==
=== Cortex-M0 ===
==== Besonderheiten ====
Besonderheiten des Cortex-M0 sind:

* ARMv6-M-Architektur<ref name="ARMv6-M-Manual" />
* [[Von-Neumann-Architektur]] (anders als M3 und M4)<ref name="ARMs-MiniCore" />
* Wake-Up-Interrupt-Controller<ref name="ARMs-MiniCore" />
* Befehlssatz
** Thumb – fast vollständig bis auf CBZ, CBNZ, IT.
** Thumb-2 – Teilmenge bestehend aus BL, DMB, DSB, ISB, MRS, MSR.
** 32-bit-Multipliziereinheit, zur Synthese wählbar mit einem Zyklus, was eine größere Chipfläche bedingt, oder mit 32 Zyklen und weniger Chipfläche.
* 3-stufige [[Pipeline (Prozessor)|Pipeline]]

==== Implementierungen ====
Unter anderem bieten folgende Halbleiterhersteller Cortex-M0 basierende Mikrocontroller an:
* [[Infineon]]: XMC1000 Familie
* [[Nuvoton|nuvoTon]]: NuMicro-Familie
* [[NXP Semiconductors|NXP]]: LPC11xx- und LPC12xx-Familien
* [[STMicroelectronics]]: STM32-F0-Familie
* [[Toshiba]]: TX00-Familie

=== Cortex-M0+ ===
==== Besonderheiten ====
Besonderheiten des Cortex-M0+ sind:

* ARMv6-M-Architektur<ref name="ARMv6-M-Manual" />
* Von-Neumann-Architektur (anders als M3 und M4)<ref name="ARM-kleinster-32bit-Core" />
* Wake-Up-Interrupt-Controller<ref name="ARM-kleinster-32bit-Core" />
* Interrupt-Vektor-Tabellen-Verschiebung ins RAM<ref name="ARM-kleinster-32bit-Core" />
* Befehlssatz
** Thumb – fast vollständig bis auf CBZ, CBNZ, IT.
** Thumb-2 – Teilmenge bestehend aus BL, DMB, DSB, ISB, MRS, MSR.
** 32-bit-Multipliziereinheit, zur Synthese wählbar mit einem Zyklus, was eine höhere Chipfläche bedingt, oder mit 32 Zyklen und weniger Chipfläche.
* 2-stufige [[Pipeline (Prozessor)|Pipeline]]

==== Implementierungen ====
Unter anderem bieten folgende Halbleiterhersteller Cortex-M0+ basierende Mikrocontroller an:
* [[Freescale Semiconductor|Freescale]]: Kinetis-KL-Familie
* [[Microchip Technology|Microchip]]/[[Atmel]]: SAM-D20/21- und SAM-D10/11-Familie
* [[NXP Semiconductors|NXP]]: LPC800-Familie
* [[Renesas Electronics|Renesas:]] Synergy-Familie (S1)
* [[Raspberry Pi#Organisation|Raspberry Pi Foundation]]: [[RP2040]]
* [[Silicon Laboratories]]: Zero-Gecko-Familie (EFM32ZG)
* [[Spansion]]/[[Cypress Semiconductor Corporation|Cypress]]: FM0+-Familie
* [[STMicroelectronics]]: STM32L0-, STM32C0- und STM32G0-Familien
* [[Texas Instruments]]: MSPM0L-Familie

=== Cortex-M1 ===
==== Besonderheiten ====
Besonderheiten des Cortex-M1 sind:

* ARMv6-M-Architektur<ref name="ARMv6-M-Manual" />
* Befehlssatz
** Thumb – fast vollständig bis auf CBZ, CBNZ, IT.
** Thumb-2 – Teilmenge bestehend aus BL, DMB, DSB, ISB, MRS, MSR.
** 32-bit-Multipliziereinheit, zur Synthese wählbar mit einem Zyklus, was eine höhere Chipfläche bedingt, oder mit 32 Zyklen und weniger Chipfläche.

==== Implementierungen ====
Unter anderem bieten folgende Halbleiterhersteller von [[Field Programmable Gate Array]] (FPGA) sogenannte Soft-Cores für ihre Logikbausteine an:

* [[Actel]] FPGAs
* [[Altera]] FPGAs
* [[Xilinx]] FPGAs

=== Cortex-M3 ===
{{Hauptartikel|Cortex-M3}}
[[Datei:Mbed RapidPrototypingBoard with NXP LPC1768(ARM Cortex-M3) MCU.jpg|mini|hochkant|Cortex M3 in einem Mikrocontroller von [[NXP Semiconductors|NXP]], Typ ''LPC1768'']]

==== Besonderheiten ====
Besonderheiten des Cortex-M3 sind:<ref name="M3-TRM" />

* Armv7-M-Architektur<ref name="ARMv7-M-Manual" />
* Befehlssatz
** vollständiger Thumb-Befehlssatz
** vollständiger Thumb-2-Befehlssatz
** 32-bit-Multipliziereinheit mit einem Zyklus, 2 bis 12 Zyklen langer Divisionsbefehl, Mathematische Funktionseinheit mit Überlauf- oder Sättigungseigenschaft.
* 3-stufige Pipeline mit [[Sprungvorhersage]]
* 1 bis 240 physikalische [[Hardwareinterrupt]], eine spezielle Form von [[Interrupt]]s mit 12 Zyklen Latenz.
* Verschiedenartiger [[Bereitschaftsbetrieb]] (Sleep Modes)
* [[Speicherschutz]]einheit (MPU) mit 8 Regionen als Option
* 1,25 DMIPS pro MHz Taktfrequenz
* herstellbar mit 90 nm-Halbleitertechnologie.<ref>[https://developer.arm.com/ip-products/processors/cortex-m/cortex-m3 Arm Cortex-M3 Specifications], ARM Holdings, engl.</ref>
* Fläche am Chip für den Kern: 0,12 mm²

==== Implementierungen ====
Unter anderem bieten folgende Halbleiterhersteller Cortex-M3 basierende Mikrocontroller an:
* [[Actel]]: SmartFusion-Familie
* [[Microchip Technology|Microchip]]/[[Atmel]]: SAM3-Familie
* [[Cypress Semiconductor]]: PSoC 5
* [[NXP Semiconductors|NXP]]: LPC13xx, LPC15xx, LPC17xx, LPC18xx Familien
* [[Silicon Laboratories]]: Tiny Gecko (EFM32TG), Gecko (EFM32G), Leopard Gecko (EFM32LG) und Giant-Gecko Familien (EFM32GG)
* [[Spansion]]/[[Cypress Semiconductor Corporation|Cypress]]: FM3 Familie
* [[STMicroelectronics]]: STM32 F2, F1, L1, W Familien
* [[Texas Instruments]]: Stellaris, TMS470, und einige Prozessoren aus der OMAP4-Familie
* [[Toshiba]]: TX03 Familie

=== Cortex-M4 ===
{{Hauptartikel|Cortex-M4}}
==== Besonderheiten ====
Im Aufbau entspricht der Cortex-M4 einem M3, welcher um spezielle DSP-Befehle und optional eine [[Gleitkommaeinheit]] erweitert ist. Cortex-M4 mit Gleitkommaeinheit wird als Cortex-M4F bezeichnet. Besonderheiten des Cortex-M4 sind:<ref name="M4-TRM" />

* Armv7E-M Architektur<ref name="ARMv7-M-Manual" />
* Befehlssatz
** vollständiger Thumb-Befehlssatz
** vollständiger Thumb-2-Befehlssatz
** 32-bit-Multipliziereinheit mit einem Zyklus, 2 bis 12 Zyklen langer Divisionsbefehl, mathematische Funktionseinheit mit Überlauf- oder Sättigungseigenschaft.
** DSP-Erweiterungen: 16/32-bit [[Multiply-Accumulate|MAC-Befehl]] mit einem Zyklus, 8/16-Bit [[SIMD]]-Arithmetik.
** optionale Gleitkommaeinheit mit der Bezeichnung ''FPv4-SP'', IEEE-754 kompatibel.
* 3-stufige Pipeline mit [[Sprungvorhersage]]
* 1 bis 240 physikalische [[Hardwareinterrupt]], eine spezielle Form von [[Interrupt]]s mit 12 Zyklen Latenz.
* verschiedenartiger [[Bereitschaftsbetrieb]] ({{lang|en|Sleep Modes}})
* [[Speicherschutz]]einheit (MPU) mit 8 Regionen als Option
* 1,25 DMIPS pro MHz Taktfrequenz (1,27 DMIPS / MHz mit [[Gleitkommaeinheit|FPU]])

==== Implementierungen ====
Unter anderem bieten folgende Halbleiterhersteller Cortex-M4 basierende Mikrocontroller an:

* [[Microchip Technology|Microchip]]/[[Atmel]]: SAM4-Familie (Cortex-M4)
* [[Infineon]]: [[XMC4000]]-Familie (Cortex-M4F)
* [[NXP Semiconductors|NXP]]: [[Freescale Kinetis|Kinetis-Familie]] (Cortex-M4 und Cortex-M4F), LPC40xx- und LPC43xx-Familien (Cortex-M4)
* [[Renesas Electronics|Renesas:]] Synergy-Familie (S3, S5 und S7), RA-Familie (RA4 und RA6)
* [[Silicon Laboratories]]: Pearl-Gecko-Familie (EFM32PG, Cortex-M4) und Wonder Gecko Familie (EFM32WG, Cortex-M4F)
* [[Spansion]]/[[Cypress Semiconductor Corporation|Cypress]]: FM4-Familie (Cortex-M4F)
* [[STMicroelectronics]]: STM32-F4, L4-, F3-, G4-Familien (Cortex-M4F)
* [[Texas Instruments]]: Stellaris-LM4F- und Tiva-TM4C-Familie (Cortex-M4F)
* [[Toshiba]]: TX04-Familie (Cortex-M4F)

=== Cortex-M7 ===
==== Besonderheiten ====
{{Belege fehlen}}
Im Vergleich zum Cortex-M4 wurde der M7 mit einer längeren Dual-Issue-Pipeline für höhere Taktfrequenzen, einem neu konzipierten Speichersystem u. a. mit L1-Caches und TCMs, einer Verdoppelung der DSP-Performance gegenüber dem M4 und einem optionalen [[Lockstep (Computertechnik)|Lockstep]] ausgestattet. Besonderheiten des Cortex-M7 sind:<ref name="M7-Enet" />

* Armv7E-M Architektur<ref name="ARMv7-M-Manual" />
* Befehlssatz
** vollständiger Thumb-Befehlssatz
** vollständiger Thumb-2-Befehlssatz
* L1-Caches für Befehle und Daten von jeweils 4–64 kB
* TCM für Befehle und Daten jeweils 0–16 MB
* insgesamt 6 Speicherschnittstellen, davon 2 × 64 bit und 4 × 32 bit
* 32-bit-Multipliziereinheit mit einem Zyklus, 2 bis 12 Zyklen langer Divisionsbefehl, mathematische Funktionseinheit mit Überlauf- oder Sättigungseigenschaft.
* DSP-Erweiterungen: 16/32-bit [[Multiply-Accumulate|MAC-Befehl]] mit einem Zyklus, 8/16-Bit [[SIMD]]-Arithmetik.
* Gleitkommaeinheit mit der Bezeichnung ''FPv5'', IEEE-754 kompatibel, mit Instruktionen für einfache Genauigkeit (32 Register à 32 bit) oder optional, je nach Implementierung, auch doppelte Genauigkeit (16 Register à 64 bit).<ref>{{Internetquelle |url=http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.ddi0489d/CACHBAHH.html |titel=ARM Information Center |abruf=2017-02-24}}</ref>
* 6-stufige Dual-Issue-Pipeline mit [[Sprungvorhersage]]
* 1 bis 240 physikalische [[Hardwareinterrupt]], eine spezielle Form von [[Interrupt]]s mit 11–12 Zyklen Latenz.
* verschiedenartiger [[Bereitschaftsbetrieb]] ({{lang|en|Sleep Modes}})
* [[Speicherschutz]]einheit (MPU) mit 8 oder 16 Regionen als Option<ref>{{Internetquelle |url=http://infocenter.arm.com/help/topic/com.arm.doc.dui0646b/Cihbbjcb.html#Cihbcaie |titel=Arm Cortex-M7 Devices Generic User Guide: 4.6.1. MPU Type Register |werk=infocenter.arm.com |abruf=2016-09-30}}</ref>
* optional Lockstep mit zwei unabhängig arbeitenden Cores
* maximale Taktfrequenz 1 GHz
* 2,14 DMIPS pro MHz Taktfrequenz

==== Implementierungen ====
Bislang bieten nur wenige Hersteller Cortex-M7 basierende Mikrocontroller an:

* [[Microchip Technology|Microchip]]/[[Atmel]]: SAM S-, E- und V-Serie<ref>[http://www.atmel.com/about/news/release.aspx?reference=tcm:26-65219 atmel.com]</ref>
* [[STMicroelectronics]]: STM32-F7 und H7 Familien<ref>[http://www.st.com/stm32f7 st.com]</ref>
* [[NXP Semiconductors|NXP]]: Kinetis V Series<ref>{{Internetquelle |url=https://www.nxp.com/products/processors-and-microcontrollers/arm-based-processors-and-mcus/kinetis-cortex-m-mcus/v-seriesreal-time-ctlm0-plus-m4-m7:KINETIS_V_SERIES |titel=Kinetis® V Series: Real-time Motor Control & Power Conversion MCUs based on Arm® Cortex®-M0+/M4/M7{{!}}NXP |abruf=2018-01-25}}</ref>, i.MX RT Series
* [[PJRC]]: Teensy 4/4.1
* [[Cypress Semiconductor Corporation|Cypress]]: Traveo II<ref>{{Internetquelle |url=https://www.cypress.com/products/cypress-traveo-ii-32-bit-arm-automotive-microcontrollers-mcus |titel=Cypress Traveo™ II 32-bit Arm Automotive Microcontrollers (MCUs) |abruf=2021-06-13}}</ref>

=== Cortex-M55 ===
Der Cortex-M55 basiert auf der [[Arm-Architektur#Armv8.1-M|Armv8.1-M-Architektur]] und ist der erste Cortex-M-Prozessor mit Unterstützung für die ''Helium''-Technologie (M-Profile Vector Extension, MVE).<ref name="M55-TRM" />
Besonderheiten des Cortex-M55 sind:
* Armv8.1-M Architektur mit optionaler Helium-Vektorarchitektur (SIMD, bis 128 Bit Vektorbreite)
* Verbesserte DSP- und [[Maschinelles Lernen|ML]]-Performance gegenüber Cortex-M33 und M7
* Unterstützung für [[TrustZone]]-Technologie
* optionale [[Gleitkommaeinheit]] (FPv5) für einfache und doppelte Genauigkeit
* Unterstützung für [[Pointer Authentication]] zur Erhöhung der Systemsicherheit

Implementierungen: Erste kommerzielle Produkte mit Cortex-M55 wurden ab 2021 angekündigt, u. a. in sicherheitskritischen Anwendungen, IoT-Geräten sowie im Bereich [[Edge Computing]].

=== Cortex-M85 ===
Der Cortex-M85 ist der leistungsfähigste Vertreter der Cortex-M-Familie und wurde 2022 vorgestellt.<ref name="M85-TRM" />
Besonderheiten des Cortex-M85 sind:
* Armv8.1-M Architektur
* Unterstützung der Helium-Vektorarchitektur (MVE) für DSP- und ML-Beschleunigung
* Deutlich höhere Rechenleistung (über 6 CoreMark/MHz) im Vergleich zu früheren Cortex-M-Cores
* Verbesserte Sicherheitsmerkmale einschließlich [[Pointer Authentication]] und [[Memory Tagging]]
* [[TrustZone]]-Unterstützung
* Optionale FPv5-Gleitkommaeinheit für einfache und doppelte Genauigkeit

Implementierungen: Der Cortex-M85 ist für High-End-Mikrocontroller, Echtzeitsteuerungen und ML-Anwendungen am Rand von IoT- und Embedded-Systemen vorgesehen.
== Entwicklungswerkzeuge ==
[[Datei:LPCXpresso DevelopmentBoard with NXP LPC1343 (ARM Cortex-M3) MCU.jpg|mini|hochkant=1.5|Entwicklungsboard mit Cortex-M3 Typ LPC1343 von NXP]]
Als [[integrierte Entwicklungsumgebung]]en steht unter anderen die [[GNU Toolchain]] mit [[Eclipse (IDE)|Eclipse]] zur Verfügung. Daneben gibt es noch verschiedene kommerzielle Angebote beispielsweise von [[IAR Systems|IAR]] oder Keil. Als Betriebssysteme können unter anderem [[Echtzeitbetriebssystem]]e wie embOS,<ref>[https://segger.com/embos.html segger.com] RTOS.</ref> [[FreeRTOS]], OpenRTOS, SafeRTOS oder SCIOPTA<ref>[https://www.sciopta.com/ sciopta.com] RTOS; IEC61508.</ref> verwendet werden. Auf Prozessoren mit externem Speicherinterface ist es auch möglich, [[µClinux]] auszuführen. Als Debugger für die [[Joint Test Action Group|JTAG-Schnittstelle]] sind unter anderem der [[GNU Debugger]] in Verbindung mit OpenOCD für die Hardwareanbindung verfügbar.

Die Dokumentation ist sehr umfangreich. Insbesondere sind die Kernfunktionen der Cortex-M-Familie in den Unterlagen von ARM beschrieben und für alle Implementierungen identisch. Die diversen konkreten Hardwareimplementierungen und herstellerspezifische Erweiterungen sind hingegen in den jeweiligen Herstellerunterlagen beschrieben.

== Literatur ==
* {{Literatur
|Autor=Joseph Yiu
|Titel=The Definitive Guide to the ARM Cortex-M0
|Auflage=2.
|Verlag=Newnes
|Datum=2011
|ISBN=978-0-12-385477-3
|Seiten=552}}
* {{Literatur
|Autor=Joseph Yiu
|Titel=The Definitive Guide to the ARM Cortex-M3
|Auflage=2.
|Verlag=Newnes
|Datum=2009
|ISBN=978-1-85617-963-8
|Seiten=479}}

== Siehe auch ==
* [[Arm-Architektur]]
* [[Arm Cortex-A]]
* [[Arm Cortex-R]]

== Weblinks ==
* [https://www.arm.com/products/processors/cortex-m/index.php ARM Cortex-M Website]
* Quick Reference Cards für die Befehlssätze: [http://infocenter.arm.com/help/topic/com.arm.doc.qrc0006e/QRC0006_UAL16.pdf Thumb] (PDF; 127 kB), [http://infocenter.arm.com/help/topic/com.arm.doc.qrc0001m/QRC0001_UAL.pdf ARM and Thumb-2] (PDF; 226 kB), [http://infocenter.arm.com/help/topic/com.arm.doc.qrc0007e/QRC0007_VFP.pdf Vector Floating Point] (PDF; 99 kB)

{| class="wikitable" style="text-align:center"
|-
! Cortex-M-Serie !! ARM-Website !! ARM-Core !! Arm-Architektur
|-
| M0 || [http://www.arm.com/products/processors/cortex-m/cortex-m0.php M0] || [http://infocenter.arm.com/help/topic/com.arm.doc.ddi0432c/DDI0432C_cortex_m0_r0p0_trm.pdf Cortex™-M0 Revision: r0p0 - Technical Reference Manual] (PDF; 472 kB) || [https://static.docs.arm.com/ddi0419/c/DDI0419C_arm_architecture_v6m_reference_manual.pdf ARMv6-M]
|-
| M0+ || [http://www.arm.com/products/processors/cortex-m/cortex-m0plus.php M0+] || [http://infocenter.arm.com/help/topic/com.arm.doc.ddi0484c/DDI0484C_cortex_m0p_r0p1_trm.pdf Cortex-M0+ Revision: r0p1 Technical Reference Manual] (PDF; 427 kB) || [https://static.docs.arm.com/ddi0419/c/DDI0419C_arm_architecture_v6m_reference_manual.pdf ARMv6-M]
|-
| M1 || [https://www.arm.com/products/processors/cortex-m/cortex-m1.php M1] || [http://infocenter.arm.com/help/topic/com.arm.doc.ddi0413d/DDI0413D_cortexm1_r1p0_trm.pdf Cortex™-M1 Revision: r1p0 - Technical Reference Manual] (PDF; 943 kB) || [https://static.docs.arm.com/ddi0419/c/DDI0419C_arm_architecture_v6m_reference_manual.pdf ARMv6-M]
|-
| M3 || [http://www.arm.com/products/processors/cortex-m/cortex-m3.php M3] || [http://infocenter.arm.com/help/topic/com.arm.doc.100165_0201_00_en/arm_cortexm3_processor_trm_100165_0201_00_en.pdf Cortex™-M3 Revision: r2p1 - Technical Reference Manual] (PDF; 889 kB) [http://infocenter.arm.com/help/topic/com.arm.doc.ddi0337e/DDI0337E_cortex_m3_r1p1_trm.pdf Cortex™-M3 Revision: r1p1 - Technical Reference Manual] (PDF; 2,1 MB) || [https://static.docs.arm.com/ddi0403/ec/DDI0403E_c_armv7m_arm.pdf Armv7-M]
|-
| M4 || [http://www.arm.com/products/processors/cortex-m/cortex-m4-processor.php M4] || [http://infocenter.arm.com/help/topic/com.arm.doc.100166_0001_00_en/arm_cortexm4_processor_trm_100166_0001_00_en.pdf Cortex®-M4 Revision: r0p1 - Technical Reference Manual] (PDF; 813 kB) [http://infocenter.arm.com/help/topic/com.arm.doc.ddi0439b_errata_01/DDI0439B_ERRATA_01.pdf Cortex™-M4 Technical Reference Manual ARM DDI 0439B Errata 01] (PDF; 121 kB) || [https://static.docs.arm.com/ddi0403/ec/DDI0403E_c_armv7m_arm.pdf Armv7E-M]
|-
| M7 || [http://www.arm.com/products/processors/cortex-m/cortex-m7-processor.php M7]
|-
| M55 || [https://www.arm.com/products/silicon-ip-cpu/cortex-m/cortex-m55 M55] || [https://developer.arm.com/documentation/100677/latest Cortex-M55 Technical Reference Manual] || Armv8.1-M
|-
| M85 || [https://www.arm.com/products/silicon-ip-cpu/cortex-m/cortex-m85 M85] || [https://developer.arm.com/documentation/102201/latest Cortex-M85 Technical Reference Manual] || Armv8.1-M
|}

== Einzelnachweise ==
<references>
<ref name="M0-TRM">[http://infocenter.arm.com/help/topic/com.arm.doc.ddi0432c/DDI0432C_cortex_m0_r0p0_trm.pdf Cortex-M0 m0 r0p0 Technical Reference Manual; ARM Holdings.] (PDF; 461 kB)</ref>
<ref name="M0+-TRM">[http://infocenter.arm.com/help/topic/com.arm.doc.ddi0484b/DDI0484B_cortex_m0p_r0p0_trm.pdf Cortex-M0+ m0p r0p0 Technical Reference Manual; ARM Holdings.] (PDF; 417 kB)</ref>
<ref name="M1-TRM">[http://infocenter.arm.com/help/topic/com.arm.doc.ddi0413d/DDI0413D_cortexm1_r1p0_trm.pdf Cortex-M1 m1 r1p0 Technical Reference Manual; ARM Holdings.] (PDF; 943 kB)</ref>
<ref name="M3-TRM">[http://infocenter.arm.com/help/topic/com.arm.doc.ddi0337g/DDI0337G_cortex_m3_r2p0_trm.pdf Cortex-M3 m3 r2p0 Technical Reference Manual; ARM Holdings.] (PDF; 2,4 MB)</ref>
<ref name="M4-TRM">[http://infocenter.arm.com/help/topic/com.arm.doc.ddi0439c/DDI0439C_cortex_m4_r0p1_trm.pdf Cortex-M4 m4 r0p1 Technical Reference Manual; ARM Holdings.] (PDF; 914 kB)</ref>
<ref name="ARMv6-M-Manual">[https://silver.arm.com/download/download.tm?pv=1102513 ARMv6-M Architecture Reference Manual; ARM Holdings.]</ref>
<ref name="ARMv7-M-Manual">[https://silver.arm.com/download/download.tm?pv=1111932 ARMv7-M Architecture Reference Manual; ARM Holdings.]</ref>
<ref name="ARM-kleinster-32bit-Core">{{cite web
| url = http://www.elektroniknet.de/halbleiter/mikrocontroller/artikel/86579/
| title = ARM stellt kleinsten 32-bit-Core aller Zeiten vor
| accessdate = 2013-03-13
| publisher = Frank Riemenschneider, elektroniknet.de
| archiveurl = https://web.archive.org/web/20170108042730/http://www.elektroniknet.de/halbleiter/mikrocontroller/artikel/86579/
| archivedate = 2017-01-08
| offline = yes
| archivebot = 2023-03-08 19:53:13 InternetArchiveBot
}}</ref>
<ref name="ARMs-MiniCore">{{cite web
| url = http://www.elektroniknet.de/halbleiter/sonstiges/artikel/27295/
| title = ARMs Mini-Core soll MCU-Markt neu definieren
| accessdate = 2010-05-27
| publisher = Frank Riemenschneider, elektroniknet.de
| archiveurl = https://web.archive.org/web/20200625114631/https://www.elektroniknet.de/halbleiter/sonstiges/artikel/27295/
| archivedate = 2020-06-25
| offline = yes
| archivebot = 2023-03-08 19:53:13 InternetArchiveBot
}}</ref>
<ref name="M7-Enet">{{cite web
| url = http://www.elektroniknet.de/halbleiter/mikrocontroller/artikel/112869/
| title = ARMs Cortex-M7 - der Schlüssel zu sicherheitskritischen Anwendungen?
| accessdate = 2014-09-24
| publisher = Frank Riemenschneider, elektroniknet.de}}</ref>
<ref name="M23-TRM">{{Internetquelle
|url=https://developer.arm.com/products/processors/cortex-m/cortex-m23
|titel=Cortex-M23
|abruf=2018-03-02}}</ref>
<ref name="M33-TRM">{{Internetquelle
|url=https://developer.arm.com/products/processors/cortex-m/cortex-m33
|titel=Cortex-M33
|abruf=2018-03-02}}</ref>
<ref name="M55-TRM">{{Internetquelle
|url=https://developer.arm.com/Processors/Cortex-M55
|titel=Arm Cortex-M55 Processor
|abruf=2023-08-29}}</ref>
<ref name="M85-TRM">{{Internetquelle
|url=https://developer.arm.com/Processors/Cortex-M85
|titel=Arm Cortex-M85 Processor
|abruf=2023-08-29}}</ref>
</references>

{{SORTIERUNG:Arm CortexM}}
{{Navigationsleiste ARM-Prozessoren}}
{{Navigationsleiste programmierbare Logik}}

[[Kategorie:ARM-Prozessor|Cortexm]]

Arm Cortex-M - Versionsgeschichte

imported>SchlurcherBot: Bot: http → https