Quelltext der Seite Ricoh 5A22

Der '''Ricoh 5A22''' ist ein [[Mikrocontroller]] mit einer 8/16-Bit-Architektur, welcher von [[Ricoh]] für die Spielkonsole [[Super Nintendo Entertainment System]] (SNES) hergestellt wurde. Sein [[Prozessorkern|Mikroprozessorkern]] basiert auf dem [[Western Design Center 65816|65C816]] von [[Western Design Center|WDC]] (der beispielsweise im [[Apple IIgs]] Verwendung fand).<ref>{{Internetquelle |url=https://wiki.superfamicom.org/asm-tutorial-part-1 |titel=ASM Tutorial Part 1 |hrsg=SFC Development Wiki |abruf=2021-05-09 |sprache=en |zitat=... it is meant to explain 65c816 ASM (used for creating/modding SNES games, such as Mario World)...}}</ref> Die genannten Prozessoren entstammen der Prozessorfamilie des [[MOS Technology 6502|MOS&nbsp;6502]].

== Wesentliche Merkmale ==
[[Datei:5A22-02 01.jpg|mini|Ricoh 5A22]]
Neben dem 65C816-Prozessorkern besitzt der 5A22 zusätzlich folgende Komponenten:
* Schnittstellenleitungen für den [[Controller (Hardware)|Controller]]-[[Port (Schnittstelle)|Port]], sowohl für [[Serielle Datenübertragung|seriellen]] als auch [[Parallele Datenübertragung|parallelen]] Zugriff auf die Controller-Daten
* Einen parallelen 8-Bit-I/O-Port, der im SNES weitgehend ungenutzt blieb
* Einen Schaltkreis zur Erzeugung von ''Non-Maskable [[Interrupt]]s'' (NMIs – nicht maskierbaren Unterbrechungsanforderungen) innerhalb der vertikalen [[Austastlücke]]
* Einen Schaltkreis zur Erzeugung von [[Interrupt Request|IRQ]]s (Unterbrechungsanforderungen) an einer berechneten Bildposition
* Eine [[Direct Memory Access|DMA]]-Einheit, die zwei primäre Modi unterstützt:
** Normaler DMA, für Blocktransfers mit einer Datenrate von 2,68&nbsp;MB/s
** DMA innerhalb der horizontalen Austastlücke, zur Übertragung kleiner Datenmengen am Ende einer Bildschirmzeile
* Register für [[Multiplikation]] und [[Division (Mathematik)|Division]]
* Zwei getrennte [[Bus (Datenverarbeitung)#Adressbus|Adressbusse]], die den 8-Bit-[[Bus (Datenverarbeitung)#Datenbus|Datenbus]] steuern: einen 24-Bit-Bus&nbsp;''A'' für allgemeinen Zugriff und einen 8-Bit-Bus&nbsp;''B'' hauptsächlich für APU- und PPU-[[Register (Computer)|Register]]

== Leistung ==
Die CPU verwendet einen [[Systembus]] mit variabler Zugriffsgeschwindigkeit, die durch den angeforderten Speicherort bestimmt wird. Der Bus besitzt einen Takt von 3,58&nbsp;MHz für Nicht-Zugriffs-Zyklen bzw. wenn auf Bus&nbsp;''B'' oder die meisten der internen Register zugegriffen wird; und entweder 2,68&nbsp;oder 3,58&nbsp;MHz bei einem Zugriff auf Bus&nbsp;''A''. Die Controller-Ports der seriellen Register arbeiten lediglich mit 1,79&nbsp;MHz.<ref>{{Internetquelle |autor=Anomie |url=https://wiki.superfamicom.org/memory-mapping |titel=Memory Mapping |hrsg=SFC Development Wiki |abruf=2021-05-10 |sprache=en |zitat=Internal operation CPU cycles always take 6 master cycles. Fast memory access cycles also take 6 master cycles, Slow memory access cycles take 8 master cycles, and XSlow memory access cycles take 12 master cycles.}}</ref> Der 5A22 arbeitet mit rund 1,5&nbsp;[[Instruktionen pro Sekunde|MIPS]] und hat einen theoretischen Spitzenwert von 1,79&nbsp;Millionen 16-Bit-Additionen pro Sekunde.

== Einzelnachweise ==
<references />

[[Kategorie:Mikroprozessor]]
[[Kategorie:Integrierter Schaltkreis nach Hersteller]]
[[Kategorie:Nintendo]]