Quelltext der Seite Multi Media Extension

[[Datei:KL Intel Embedded Pentium MMX PGA Bottom.jpg|mini|Intel-Prozessor mit MMX]]

Die '''Multi Media Extension''' (kurz '''MMX''') ist eine Anfang 1997 von [[Intel]] auf den Markt gebrachte [[Flynnsche Klassifikation#SIMD (Single Instruction, Multiple Data)|SIMD]]-Erweiterung des [[IA-32]]-Befehlssatzes, bei der Befehle stets auf mehrere Daten gleichzeitig angewendet werden. Ursprünglich stand das Kürzel MMX für ''Matrix Math Extensions'', wurde allerdings von Intel marketingbedingt in ''Multi Media Extension'' umbenannt.<ref>{{Webarchiv | url=http://findarticles.com/p/articles/mi_m0EKF/is_n2149_v43/ai_19010184 | archive-is=20120719144533 | text=''Controversy brews over use of MMX moniker''}}. Bnet, 6.&nbsp;Januar 1997</ref>

MMX verwendet keine neuen physischen [[Register (Computer)|Prozessorregister]], sondern funktioniert die Register des mathematischen Koprozessors ([[Gleitkommaeinheit|FPU]]) um. Intel entwarf für MMX 57 neue [[Befehlssatz|Befehle]] zum Verarbeiten von [[Integer (Datentyp)|Ganzzahlen]] und führte vier neue Vektor-[[Datenformat]]e ein.
MMX-Befehle unterstützen [[Sättigungsarithmetik]].

MMX wurde nach seiner Einführung von der [[Software-Industrie]] nur zögerlich unterstützt und war schon nach drei Jahren durch Intels eigene Fortentwicklungen [[Streaming SIMD Extensions|SSE]] und [[AMD]]s [[3DNow]]! überholt. [[EDV-Benchmark|Benchmarks]] zu seiner [[Rechenleistung|Performance]] wiesen eine große Bandbreite auf.

== Anforderungen von Multimediaanwendungen ==
Die Anforderungen des [[Multimedia]]- und Kommunikationsbereiches stellen an ein Computersystem und damit den Prozessor teilweise andere und neue Anforderungen. Die Verarbeitung der Daten ist meist hochgradig parallelisierbar.<ref>Richard Blum: ''Professional Assembly Language''. Wiley Publishing, 2005, S. 482</ref> So sind z.&nbsp;B. bei einem [[Videoschnitt]] die Operationen für die vielen einzelnen Bildpunkte identisch. Theoretisch optimal wäre hier die Ausführung mittels eines einzigen auf alle Punkte anzuwendenden Befehles. Die erforderlichen Operationen sind häufig keine einfachen, einzelnen Anweisungen, sondern eher umfangreichere Befehlsketten. Das Einblenden eines Bildes vor einem Hintergrund ist beispielsweise ein komplexer Vorgang aus [[Bitmaske|Maskenbildung]] mittels [[XOR]], Vorbereitung des Hintergrundes mittels [[Konjunktion (Logik)|AND]] und [[Negation|NOT]] sowie der Überlagerung der Teilbilder durch OR. Diesen Anforderungen wird durch die Bereitstellung neuer komplexer Befehle entsprochen. So vereinigt z.&nbsp;B. der MMX-Befehl <code>PANDN</code> eine Invertierung und Und-Verknüpfung der Form <code style="white-space: nowrap">x = y AND (NOT x)</code>.

== Realisierung ==
[[Datei:PackedData-2.JPG|mini|hochkant=1.5|Die vier neuen Datenformate von MMX]]
Intel schuf mit MMX ein neues Konzept zur Verwendung bereits existierender Register, neue Datenformate, einen erweiterten Befehlssatz und die Wahl zwischen verschiedenen arithmetischen Möglichkeiten (Saturation-Mode und Wrap-around-Mode). Kleinere interne, nicht den Befehlsumfang betreffende Unterschiede bestehen zwischen den (nicht offiziell so benannten) Versionen MMX&nbsp;1.0 und 2.0 der verschiedenen Pentium-Prozessoren. Noch wesentlich weiter entwickelt findet sich der MMX-Ansatz in den [[Anwendungsspezifische integrierte Schaltung|ASICs]] (wo er ursprünglich herkommt) sowie in den [[AltiVec]]-Einheiten von modernen [[PowerPC]]-CPUs – oder auf [[Grafikkarte]]n.

=== Neue Datenformate ===
Es wurden für MMX vier neue Datenformate: ''PackedByte'', ''PackedWord'', ''PackedDoubleWord'' und ''QuadWord'' geschaffen, mit denen es möglich ist, bis zu 64&nbsp;Bit große [[Integer (Datentyp)|Integer]]-[[Datenpaket]]e auf einmal zu bearbeiten.<ref name="intel1">''Intel Architecture Software Developer’s Manual, Volume 1 - Basic Architecture'', Bestellnummer 243190, 1999, Kapitel 8: ''Programming with the Intel MMX Technology'', S. 216 f.</ref> Diese Formate sind im Prinzip nur andere Bezeichnungen für bereits existierende Formate. Die neue [[Nomenklatur]] zeigt an, dass mit MMX nicht einzelne Daten bzw. Zahlen, sondern Datenfelder bearbeitet werden. Im Prinzip ist ein ''QuadWord'' nur ein 64-Bit-Feld, das man auch ''DoubleLongInt'' hätte nennen können; ein ''ShortPackedWord'' ist eigentlich ein ''ShortPackedInteger''.<ref>Trutz Eyke Podschun: ''Das Assemblerbuch – Grundlagen, Einführung und Hochsprachenoptimierung''. Addison-Wesley, 2002, S. 274 f.</ref>

=== Registerverwendung ===
[[Datei:MMX-FPU-Register.JPG|mini|hochkant=1.5|Verwendung von FPU-Registern durch MMX (hellblau markiert)]]
Für die Datenmanipulation wurden zusätzliche 64-Bit-Register ''MM0'' bis ''MM7'' geschaffen,<ref name="intel1" /> die allerdings mit den 80-Bit-Registern ''R0'' bis ''R7'' der FPU physisch identisch sind. Dabei werden von MMX nur je acht Byte der je zehn Byte breiten FPU-Register (also nur der [[Mantisse]]nbereich von FPU-Werten) genutzt. Die beiden restlichen Bytes werden unter MMX auf den [[hexadezimal]]en Wert ''FFFF'' gesetzt. Auch die übrigen FPU-Register, wie die 16&nbsp;Bit breiten Control-, Status- und Tag-Register, das 11&nbsp;Bit breite [[Opcode|Op]]-Register sowie die beiden 48&nbsp;Bit breiten [[Zeiger (Informatik)|Pointer]]-Register haben bei MMX-Anwendungen keine bzw. eine in seltenen Fällen eingeschränkte oder anders zu interpretierende Bedeutung der hier anfallenden Werte.<ref name="Assemblerbuch-276-278">Trutz Eyke Podschun: ''Das Assemblerbuch – Grundlagen, Einführung und Hochsprachenoptimierung''. Addison-Wesley, 2002, S. 276–278</ref>

=== Wechsel zwischen FPU und MMX ===
Vor einem Wechsel zu einer MMX-Anwendung sollte zuerst geprüft werden, ob SIMD-Erweiterungen und speziell MMX vom System unterstützt werden. Dies ist durch den seit dem Pentium vorhandenen Befehl [[CPUID]] unter Übergabe des Wertes 1 im Register EAX möglich.<ref name="hyde">Randall Hyde: ''The Art of Assembly Language'', No Starch Press, 2003, Seite 710–712</ref><ref name="hohmuth">Jens Hohmuth: {{Webarchiv|url=http://www.fh-zwickau.de/doc/prmo/mmxtutor/text/index.htm |wayback=20090208191649 |text=''MMX-Tutorial'' |archiv-bot=2019-04-19 06:44:48 InternetArchiveBot }}, Anleitung zur Nutzung vom MMX bei der Westsächsischen Hochschule Zwickau, vom 2.&nbsp;Januar 1999</ref>
<syntaxhighlight lang="asm">
 MOV eax, 1            ; Es soll das Feature-Flag abgefragt werden
 CPUID                 ; CPUID-Befehl ausführen
 TEST edx, 00800000h   ; Ist Bit 23 im Register edx gesetzt?
 JNZ MMX_kompatibel    ; Wenn ja, dann ist der Prozessor MMX-kompatibel
</syntaxhighlight>
Möchte man nach einem positiven Test auf MMX-Fähigkeit diese nutzen, sollten als Nächstes die FPU-Daten durch den Befehl <code>FXSAVE</code> in einen 512&nbsp;Byte großen Speicherbereich gesichert werden. Über die beiden von MMX nicht verwendeten Bytes in jedem Register wird eine MMX-Anwendung abgesichert, d.&nbsp;h. einer FPU-Anwendung angezeigt. Ein expliziter Befehl zum Wechsel in eine MMX-Anwendung existiert allerdings nicht. Eventuell auftretenden FPU-Befehlen während einer MMX-Anwendung wird der Status ''NaN (Not a Number)'' übersandt. Störende FPU-Befehle bleiben so meist relativ folgenlos.

Nach Beendigung der Anwendung sollten durch <code>FXSTOR</code> die zuvor durch <code>FXSAVE</code> gesicherten FPU-Daten wiederhergestellt werden. Zur Signalisierung einer Freigabe von MMX an anstehende FPU-Anwendungen existiert auch der allerdings nicht zwingend vorgeschriebene und nicht immer notwendige MMX-Befehl <code>EMMS</code>. Dieser kann auch innerhalb einer MMX-Anwendung&nbsp;– wenn z.&nbsp;B. eine MMX-Anwendung eine [[Programmierschnittstelle|API]] aufruft, welche ihrerseits FPU-Befehle verwendet&nbsp;– nötig sein.<ref>Randall Hyde: ''The Art of Assembly Language''. No Starch Press, 2003, S. 734</ref>

=== Einsatz in Betriebssystemen ===
In [[Multitasking]]-[[Betriebssystem]]en müssen bei einem [[Kontextwechsel]] sämtliche Registerinhalte in einem speziellen Speicherbereich gesichert werden. Da eine Änderung dieses Speicherbereiches von sämtlichen Betriebssystemen hätte unterstützt werden müssen, wurde ein „Trick“ eingesetzt, der MMX auch ohne Betriebssystemunterstützung erlaubt: Es wurden nach außen die MMX-Register auf die acht [[Gleitkommazahl|Gleitkomma]]-Register der [[FPU]] abgebildet. Damit sind die eigentlichen FPU-Register nicht mehr verfügbar, sobald ein Programm MMX benutzt.<ref name="hyde" /> Neuere Befehlssatzerweiterung wie [[Streaming SIMD Extensions|SSE]] benutzen komplett eigene Register und benötigen somit zwingend eine Unterstützung des Betriebssystems. Auch lässt sich die Überdeckung der Gleitkomma-Register durch die MMX-Register bei neueren Prozessoren abschalten.

=== Saturation-Mode und Wrap-around-Mode ===
Der MMX-Befehlsvorrat enthält Befehle, die den [[Sättigungsarithmetik|Saturation-Mode]] anwenden, und Befehle, die im [[Ganzzahlüberlauf|Wrap-around Mode]] arbeiten. So führt z.&nbsp;B. der MMX-Befehl <code>PADDB</code> eine Addition zweier Packed-Bytes im Wrap-around-Mode aus, während <code>PADDSB</code> Selbiges im Saturation-Mode macht.

Der ''Saturation-Mode'' bedeutet, dass eine Zahl beim Überschreiten ihres größten oder kleinsten Wertes nicht überläuft, sondern diesen größten bzw. kleinsten möglichen Wert annimmt.

Ein Anwendungsbeispiel: Bei einem [[Auf- und Abblenden|Fade-Out-Effekt]] von Bildern könnte man beispielsweise immer zwei [[Pixel]] mit 32&nbsp;Bit [[Farbtiefe (Computergrafik)|Farbtiefe]] gleichzeitig um einen gewissen Wert verdunkeln. Durch die Saturation muss man nicht kontrollieren, ob die Pixel bereits schwarz sind (Beispiele: <math>0 - 2 = 0</math> oder <math>5 - 88 = 0</math>). Dadurch und durch die parallele Verarbeitung mehrerer Werte kann die Geschwindigkeit der Berechnungen erheblich gesteigert werden.

Im ''Wrap-around-Mode'' wird bei einem Überlauf bzw. Unterlauf der Übertrag nicht berücksichtigt. So ergibt bei einem Maximalwert von einem Byte (dezimal 256) die Addition <math>255 + 2</math> das Ergebnis 1. [[Binärzahl|Binär]] ausgedrückt ergibt <math>11111111 + 00000010 = (1)00000001</math>, von dem das höchstwertige Bit (hier in Klammern) unberücksichtigt bleibt, was zum Ergebnis 00000001 (also dezimal 1) führt.

=== Angabe der Operanden ===
Ein wesentlicher Unterschied zwischen FPU- und MMX-Anwendungen besteht darin, in welcher Form die Befehle ihre Operanden erhalten. Hinter vielen FPU-Befehlen stehen keine expliziten Operanden. Diese holen sich die Befehle über einen [[Stackpointer]] (''top of the stack'') aus den Bits 11 bis 13 des Status-Registers.<ref>Don Brumm, Leo J. Scanlon: ''80486 Programming''. Windcrest, 1991, S. 24</ref> MMX-Befehle arbeiten dagegen, ebenso wie [[Prozessor|CPU]]-Befehle, mit explizit nach dem Befehl angegebenen Operanden.<ref name="Assemblerbuch-276-278" />

Ein MMX-Befehl kann keinen, einen oder zwei Quell- und Zieloperanden aufweisen.<ref name="intel2">''Intel Architecture Software Developer’s Manual, Volume 1 – Basic Architecture'', Bestellnummer 243190, 1999, Kapitel 8: ''Programming with the Intel MMX Technology'', Seite 221 ff.</ref> Dies können MMX-Register (''MMX''), Allzweckregister (''Reg''), Speicherstellen (''Mem''), oder Konstanten (''Const'') unterschiedlicher Größe (8, 16, 32 oder 64&nbsp;Bit) sein. Welche Operanden für einen speziellen Befehl zulässig sind, ist unterschiedlich und in Referenzbüchern vermerkt. Eine Angabe wie
 Befehl Mem32, MMX
 Befehl MMX, Reg32
 Befehl Reg32, MMX
würde z.&nbsp;B. besagen, dass die Operation (''Befehl'') von einem MMX-Register zu einem 32-Bit-Allzweckregister, von einem 32-Bit-Allzweckregister zu einem MMX-Register und umgekehrt möglich ist.

=== Zeitverhalten ===
Die meisten MMX-Befehle werden in nur einem Prozessorzyklus verarbeitet. Die Multiplikationsbefehle brauchen drei Zyklen, bis das Ergebnis zur Verfügung steht; es kann aber nach jedem Zyklus eine neue Multiplikation in die [[Pipeline (Prozessor)|Pipeline]] nachgeschoben werden (Pentium MMX bis Pentium III).

== Befehlssatz ==
[[Datei:MMX-Instructions-Overview.jpg|mini|Kategorisierung der MMX-Befehle]]

Insgesamt 24 neue Befehle können mit den verschiedenen Datentypen umgehen, was zu den von Intel angegebenen 57 Befehlen führt. Von diesen 24 Befehlen unterscheiden sich etliche nur durch unterschiedliche Berücksichtigung der Vorzeichen und der Überlaufart, so dass im Prinzip nur 15 Grundoperationen übrigbleiben.

Da MMX mit gepackten Daten arbeitet, beginnen die meisten Befehle – zwecks Unterscheidung von den mit ''F'' beginnenden FPU-Instruktionen – mit einem ''P''. MMX-Befehle bestehen außer dem führenden ''P'' optional aus den Buchstaben ''B'', ''W'', ''D'' oder ''Q'' für das Datenformat, einem CPU-ähnlichen Befehlswort (wie z.&nbsp;B. <code>ADD</code> oder <code>CMP</code>) und aus ''S'' für vorzeichenbehafteten bzw. ''US'' für vorzeichenlosen Saturation-Mode. So besagt z.&nbsp;B. der Befehl <code>PADDSW</code>: ''P'' für Packed, ''ADD'' für Addition, ''S'' für vorzeichenbehafteten Saturation-Mode angewandt auf das Datum eines Words. Der MMX-Befehlssatz umfasst Anweisungen<ref>Trutz Eyke Podschun: ''Das Assemblerbuch – Grundlagen, Einführung und Hochsprachenoptimierung''. Addison-Wesley, 2002, S. 281</ref> zum:
* arithmetischen Manipulieren von Daten
* logischen Manipulieren von Daten
* Datenaustausch
* Datenvergleich
* Datenkonversion
* MMX-Status

Detailfragen zum Befehlsvorrat sind dem ''Intel Architecture Software Developer’s Manual, Volume 2 – Instruction Set'' zu entnehmen, siehe im Abschnitt [[#Literatur|Literatur]].

=== Arithmetische Befehle ===
Zur [[Addition]] im Wrap-around-Mode existieren drei Befehle (<code>PADDB</code>, <code>PADDW</code>, <code>PADDD</code>) für die Datentypen ''PackedByte'', ''PackedWord'', und ''PackedDoubleWord''. Im Saturation-Mode existieren Befehle für die vorzeichenbehaftete (<code>PADDSB</code>, <code>PADDSW</code>) sowie vorzeichenlose (<code>PADDUSB</code>, <code>PADDUSW</code>) Addition von PackedBytes und PackedWords. Ein Befehl für die Addition von DoubleWords ist nicht vorhanden. In beiden Modi wird kein Hinweis auf einen Über- oder Unterlauf des Wertebereichs, z.&nbsp;B. durch Setzen von [[Flag (Informatik)|Flags]], gegeben.<ref>Klaus Wüst: ''Mikroprozessortechnik – Grundlagen, Architekturen und Programmierung von Mikroprozessoren, Mikrocontrollern und Signalprozessoren''. vieweg, 2006, S. 214–218</ref>

Die Befehle zur [[Subtraktion]] sind analog zur Addition gestaltet.

[[Datei:PMADDWD.JPG|mini|Die kombinierte Multiplikations- und Additionsanweisung<code>PMADDWD</code> im Detail]]

Bei der [[Multiplikation]] besteht das Problem, dass die Ergebnisse die Größe der Register von 64-Bit übersteigen können. Dies wurde dadurch gelöst, dass der höherwertige und der niederwertige Anteil des Ergebnisses in zwei verschiedenen Registern gespeichert wird. Für die Multiplikation und die Verwendung des niederwertigen Anteils wird <code>PMULLW</code> (''Multiply Packed Word and Store Low'') und für den höherwertigen Anteil <code>PMULHW</code> (''Multiply Packed Word and Store High'') verwandt.<ref>Richard Blum: ''Professional Assembly Language''. Wiley Publishing, 2005, S. 488 ff.</ref>

Der Befehl <code>PMADDWD</code> multipliziert vier Paare von 16-Bit-Worten und addiert paarweise die Ergebnisse auf.

Die Befehle zur Verschiebung funktionieren, mit Ausnahme des in MMX dabei nicht gesetzten [[Carry-Flag]]s, analog zu den Schiebe-Befehlen der [[CPU]] wie z.&nbsp;B. ''SLL'', ''SRL'' und ''SRA''. Sie sind nur auf Words, DoubleWords und QuadWords, nicht aber auf Bytes, anwendbar. Für das logische Verschieben nach links werden <code>PSLLW</code> und <code>PSLLD</code> und für die umgekehrte Richtung <code>PSRLW</code> und <code>PSRLD</code> angewandt. Für das arithmetische Verschieben stehen <code>PSRAW</code> und <code>PSRAD</code> zur Verfügung, für die logische Verschiebung von QuadWords <code>PSLLQ</code> und <code>PSRLQ</code>.<ref name="intel2" />

=== Logische Operationen ===

[[Datei:MOV-Instruction.jpg|mini|Quell- und Zieloperanden der Befehle zum Datenaustausch]]
Die Bit-Manipulationsbefehle sind identisch mit den CPU-Befehlen [[Konjunktion (Logik)|AND]], [[Disjunktion|OR]] und [[Kontravalenz|XOR]], nur werden von ihnen gleich 64&nbsp;Bit, also ein QuadWord, auf einmal bearbeitet. Eine MMX-Entsprechung zum CPU-Befehl [[Negation|NOT]] existiert nicht. Der einzige MMX-Befehl ohne Entsprechung im CPU-Befehlsvorrat ist <code>PANDN</code>, der eine [[Negation]] des ersten Operanden mit anschließender AND-Verknüpfung mit dem zweiten Operanden in folgender Form darstellt: <code style="white-space: nowrap">x = y AND (NOT x)</code><ref>Richard Blum: ''Professional Assembly Language''. Wiley Publishing, 2005, S. 494</ref>

=== Datenaustausch ===
Dazu existieren analog zum CPU-Befehl <code>MOV</code> die beiden Befehle <code>MOVD</code> und <code>MOVQ</code> für DoubleWords und QuadWords. Bedingt durch die [[Rechnerarchitektur]] – also die unterschiedliche Größe von 64-Bit-MMX-Registern, 32-Bit-Allzweckregistern und dem 32-Bit-[[Adressbus]] – sind beide Befehle gewissen Beschränkungen in Bezug auf die zulässigen Operanden unterworfen.<ref>Trutz Eyke Podschun: ''Das Assemblerbuch – Grundlagen, Einführung und Hochsprachenoptimierung''. Addison-Wesley, 2002, S. 296 ff.</ref>

<code>MOVD</code> kann nicht zum Datenaustausch zwischen zwei MMX-Registern verwandt werden, da es für MMX-Register nur 64-Bit-Daten gibt. Er ermöglicht also nur den Austausch zwischen einem MMX-Register und 32-Bit-Allzweckregistern und Speicherstellen in beiden Richtungen.<ref>Randall Hyde: ''The Art of Assembly Language''. No Starch Press, 2003, S. 718 ff.</ref> Die möglichen Formen sind also:
 MOVD MMX, Mem32
 MOVD Mem32, MMX
 MOVD MMX, Reg32
 MOVD Reg32, MMX
Dabei sind immer nur die niederwertigen Bits 0 bis 31 des MMX-Registers betroffen. Beim Verschieben von Daten aus einem MMX-Register werden also nur diese Bits verwandt. Beim Verschieben von Daten in das MMX-Register wird der höherwertige Anteil (Bits 32 bis 64) gelöscht, also auf Null gesetzt.

<code>MOVQ</code> erlaubt einen [[bidirektional]]en Datenaustausch aller 64&nbsp;Bit zwischen MMX-Registern und Speicherstellen. Ein Datenaustausch mit den 32-Bit-Allzweckregistern ist nicht vorgesehen. Die möglichen Formen sind damit:
 MOVQ MMX, MMX
 MOVQ MMX, Mem64
 MOVQ Mem64, MMX

=== Datenvergleich ===
Die MMX-Befehle zum Datenvergleich sind weniger flexibel und mächtig als die entsprechenden CPU- und FPU-Befehle. Es ist nur vorgesehen, beide Operanden auf Gleichheit zu testen oder prüfen zu lassen, ob der Wert im ersten Operand größer als im zweiten ist. Beide Vergleichsmöglichkeiten sind für die drei Formate Byte, Word und DoubleWord verfügbar. Somit ergeben sich folgende Befehle: <code>PCMPEQB</code>, <code>PCMPEQW</code>, <code>PCMPEQD</code>, <code>PCMPGTB</code>, <code>PCMPGTW</code> und <code>PCMPGTD</code> (''EQ'' steht hierbei jeweils für ''equal'', ''GT'' für ''greater''). Als erster Operand ist nur ein MMX-Register, als zweiter ein MMX-Register oder eine 64-Bit-Speicherstelle erlaubt.

Ein wesentlicher Unterschied zu CPU und FPU besteht in der Art, wie das Ergebnis des Vergleichs übergeben wird. Es wird nicht durch das Setzen von Flags oder das Setzen einzelner Bits (z.&nbsp;B. im [[Statusregister]] der FPU) angezeigt, sondern im ersten Operanden – also einem MMX-Register – abgelegt. Führt der Vergleich zu einem wahren Ergebnis, wird dort der hexadezimale Wert ''FF'' bzw. ''FFFF'' oder ''FFFFFFFF'' eingetragen. Im anderen Fall werden Nullen eingefügt. Ein Vergleich von zwei DoubleWords auf Gleichheit durch ''PCMPEQD MMx, MMy'' ließe sich in seinem Ablauf demnach folgendermaßen ausdrücken:
<syntaxhighlight lang="pascal">
 IF MMx [31..00] > MMy [31..00] THEN MMx [31..00] := $FFFFFFFF
                                ELSE MMx [31..00] := $00000000;
 IF MMx [63..32] > MMy [63..32] THEN MMx [63..32] := $FFFFFFFF
                                ELSE MMx [63..32] := $00000000;
</syntaxhighlight>

=== Datenkonversion ===
MMX-Befehle ermöglichen die [[Konvertierung (Informatik)|Konvertierung]] eines Datums in ein kleineres oder größeres, wobei eine Konvertierung in ein kleineres Datenformat natürlich immer einen Datenverlust zur Folge hat.

* Für die Konvertierung in ein kleineres Datum stehen die Befehle <code>PACKSSWB</code>, <code>PACKSSDW</code> und <code>PACKUSWB</code> für die Umwandlung von Word zu Byte und DoubleWord zu Word zur Verfügung. Zwecks Erhaltung des Vorzeichens wird dabei das höchstwertige Bit des Zieldatums nicht verwendet. Damit ist nur die Hälfte des Wertebereichs verfügbar. Die Befehle saturieren deshalb Werte, welche diesen Bereich über- oder unterschreiten. So setzt z.&nbsp;B. <code>PACKSSWB</code> alle Werte, die −128 unterschreiten auf −128 und alle Werte, die 127 überschreiten, auf 127. <code>PACKUSWB</code> (Pack with Unsigned Saturation Word to Byte) berücksichtigt das Vorzeichen nicht, saturiert aber dennoch.

* Die Konvertierung in ein größeres Format ist von Byte zu Word, Word zu DoubleWord und DoubleWord zu QuadWord möglich. Dabei existiert jeweils ein Befehl für die Umwandlung des niederwertigen und des höherwertigen Teil der Daten: Ersteres decken die drei Befehle <code>PUNPCKHBW</code>, <code>PUNPCKHWD</code> und <code>PUNPCKHDQ</code> ab, Letzteres <code>PUNPCKLBW</code>, <code>PUNPCKLWD</code> und <code>PUNPCKLDQ</code>.<ref name="intel2" />

=== MMX-Status ===
Die drei Befehle zum MMX-Status <code>EMMS</code>, <code>FXSAVE</code> und <code>FXRSTOR</code> besitzen keine Operanden. <code>EMMS</code> ist eine Art Aufräumbefehl nach Beendigung einer MMX-Anwendung. <code>FXSAVE</code> und <code>FXRSTOR</code> dienen jeweils zum Sichern und Wiederherstellen FPU-spezifischer Daten, Flags und Register, siehe hierzu auch im Abschnitt [[#Wechsel zwischen FPU und MMX|Wechsel zwischen FPU und MMX]].

Die beiden Befehle <code>FXSAVE</code> und <code>FXRSTOR</code> wurden erst mit dem Deschutes Kern des [[Intel Pentium II#Deschutes (A80523)|Pentium II]] eingeführt. In früheren CPUs stehen sie nicht zur Verfügung.

=== Exceptions ===
Da MMX-Befehle sich nicht grundlegend von CPU-Befehlen unterscheiden, können sie auch grundsätzlich dieselben [[Ausnahmebehandlung|Exceptions]] auslösen. FPU-spezifische, [[Gleitkommazahl]]en betreffende Exceptions wie z.&nbsp;B. Ausnahmesituationen bei [[IEEE 754#Interpretation des Zahlenformats|Denormalisierungen]] können bei Benutzung der Register durch MMX nicht auftreten.<ref>David Bistry, Carole Delong, Mickey Gutman: ''Complete Guide to MMX Technology''. McGraw-Hill, 1997, S. 138</ref>

== CPUs mit MMX ==
Da MMX die erste Erweiterung der x86-Architektur ist, besitzen eigentlich alle CPUs der letzten Jahre MMX. Eine vollständige Liste aller CPUs mit MMX würde also den Rahmen sprengen. An dieser Stelle sei allerdings auf die [[Liste von Mikroprozessoren]] verwiesen.

Nachfolgend eine Übersicht, ab welcher CPU-Familie die jeweiligen Hersteller MMX integriert haben:
* [[AMD]]: ab [[AMD K6]]<ref name="Rechnerarchitektur">Paul Herrmann: ''Rechnerarchitektur'', vieweg, 2002, Seite 417</ref>
* [[Centaur Technology]]: ab [[WinChip|IDT WinChip C6]]
* [[Cyrix]]: ab [[Cyrix 6x86MX]]<ref name="Rechnerarchitektur" />
* [[Intel]]: ab [[Pentium#Der P55C-Pentium (Pentium MMX)|Intel Pentium MMX]]<ref>[http://www.cpu-collection.de/?l0=co&l1=Intel&l2=Pentium%20MMX Intel-Pentium-MMX-Prozessoren] auf cpu-collection.de</ref>
* [[Rise Technology]]: [[Rise Technology|Rise mP6]]
* [[Transmeta]]: ab [[Transmeta Crusoe]]

== Programmiersprachen ==
Zur Umsetzung der erweiterten und erhöhten Potenziale eines neuen Prozessorkonzeptes wie MMX in optimierte [[Anwendungssoftware]] ist es erforderlich, dass die erweiterten Möglichkeiten der [[Maschinensprache]] auch von den neuen Versionen der diversen höheren [[Programmiersprache]]n unterschiedlichsten Abstraktionsniveaus und ihren [[Compiler]]n unterstützt werden.

Die Sprachen können sich dabei einerseits darauf beschränken, die Möglichkeiten von MMX im Kompilierungsprozess umzusetzen, den Befehlsvorrat der jeweiligen Sprache aber nicht zu erweitern. Für den [[Programmierer]] ändert sich dadurch recht wenig, er muss lediglich aus Gründen der [[Kompatibilität (Technik)|Abwärtskompatibilität]] vor der Kompilierung angeben, ob MMX im [[Zielcode]] verwendet werden soll oder nicht.<ref>Shreekant S. Thakkar: ''Programmer’s Guide for Internet Streaming SIMD Extensions''. Wiley & Sons, 2000, S. 72</ref>

Eine Sprache kann aber auch ihren Befehlsvorrat erweitern und neue, speziell die Stärken von MMX unterstützende Konzepte und Befehle für das Schreiben des [[Quelltext|Quellcodes]] implementieren. So stellt z.&nbsp;B. [[Free Pascal]]<ref>[http://www.freepascal.org/docs-html/prog/progse15.html#x139-1380005.1 ''Free Pascal Programmer’s Guide'', Abschnitt 5.1: ''Intel MMX support – What is it about?''] FreePascal.org</ref> vordefinierte [[Feld (Datentyp)|Array]]-Typen speziell für MMX und 3DNow! bereit.<ref>Larry Carter, Jeanne Ferrante: ''Languages and Compilers for Parallel Computing''. S. 400</ref> [[Vector Pascal]] ermöglicht parallele Operationen auf Daten.

Im systemnahen Sprachbereich unterstützte der [[Microsoft Macro Assembler]] schon ein dreiviertel Jahr nach Markteinführung von MMX in Version 6.12 die neuen Möglichkeiten von MMX. Auch der [[Flat Assembler]] und [[Netwide Assembler|NASM]] unterstützten später MMX. Intel unterstützte in seinen eigenen C-Compilern und später in [[C++]]<ref>[http://www.codeproject.com/KB/recipes/mmxintro.aspx ''Introduction to MMX Programming''] The Code Project, Beispiele zur Nutzung von MMX mit C++</ref> relativ zügig MMX. Auch der VectorC Compiler<ref>{{Webarchiv|url=http://www.codeplay.com/technology/vectorc.html |wayback=20090509193916 |text=''Codeplay VectorC Compiler Technology''. |archiv-bot=2019-04-19 06:44:48 InternetArchiveBot }} Codeplay</ref> von Codeplay unterstützt die [[Grafische Datenverarbeitung|Vektorisierung]] und optimiert C-Quellcode bei der Übersetzung für MMX. Andere Programmiersprachen folgten später mit der Umsetzung der Möglichkeiten von MMX. Die MMX-Unterstützung in Microsofts C++-Compiler wurde allerdings nicht mehr für 64-Bit-Anwendungen übernommen.<ref>[https://msdn.microsoft.com/en-us/library/698bxz2w(v=vs.100).aspx ''MMX Technology''] Microsoft Developer Network</ref>

== Einsatz in Software ==
MMX wurde, ebenso wie AMDs 3DNow!, nicht im von Intel erhofften Umfang von der Softwareindustrie eingesetzt. Nur bei wenigen Produkten ist ein Vermerk wie „Optimiert für MMX“ explizit zu finden. Am ehesten wurde es noch bei Spielen und Video-Anwendungen wie z.&nbsp;B. [[Ulead VideoStudio]] eingesetzt.<ref>Klaus Dembowski: ''PC-Werkstatt – Boards, Speicher, Prozessoren''. Markt+Technik, 2005, S. 711</ref> Eine der Anwendungen, die die MMX-Möglichkeiten relativ schnell implementierten, war [[Adobe Photoshop]] (siehe dazu auch den Abschnitt [[#Leistung|Leistung]]).

== Leistung ==
Angaben zur [[Rechenleistung|Leistung]] sind stark vom jeweiligen Gesamtsystem, den getesteten Anwendungsbereichen und Anwendungen, den angewandten [[Algorithmus|Algorithmen]], der Testmethode bzw. der testenden Firma, und vielen anderen Randbedingungen abhängig.<ref>David J. Lilja: ''Measuring Computer Performance – A pracitioner’s guide''. Cambridge University Press, 2000, S. 2 ff.</ref> Intel selbst verspricht bei MMX-Prozessoren 10–20 % mehr Leistung bei herkömmlicher Software und bis zu 60 % mehr bei MMX-optimierter Software.<ref>Andreas Roskosch: {{Webarchiv|url=http://www.tu-chemnitz.de/informatik/RA/news/stack/kompendium/vortraege_97/mmx_prozessor/mmx.html#_p3 |wayback=20100712111448 |text=''Prozessoren'', Abschnitt „MMX im Leistungsvergleich“ |archiv-bot=2019-05-02 14:42:50 InternetArchiveBot }}</ref><ref>{{Webarchiv|url=http://infopad.eecs.berkeley.edu/CIC/announce/1997/pent233-mmx.html |wayback=20080908065457 |text=''Intel Introduces 11TH Microprocessor with MMX Technology''. |archiv-bot=2019-04-19 06:44:48 InternetArchiveBot }} Berkeley Wireless Research Center</ref> Gerade aber bei 3D-Grafik mit vielen Gleitkommaberechnungen bringt MMX (siehe auch Grafik) kaum eine Leistungssteigerung, da das Umschalten zwischen MMX- und FPU-Arithmetik („Context Switch“) mit bis zu 50 Taktzyklen<ref name="hohmuth" /> relativ viel Zeit in Anspruch nehmen kann.<ref>David Bistry, Carole Delong, Mickey Gutman: ''Complete Guide to MMX Technology''. McGraw-Hill, 1997, S. 291</ref>

Sreraman und Govindarajan haben im Jahr 2000 in Bezug auf die [[Grafische Datenverarbeitung|Vektorisierung]] unter der Sprache [[C (Programmiersprache)|C]] Leistungssteigerungen vom Faktor 2 bis 6,5 für MMX ermittelt.<ref>Paul Cockshott, Kenneth Renfrew: ''SIMD Programming Manual for Linux and Windows''. Springer, Berlin 2004, S. 23</ref> Bei Benutzung von Intel-eigenen [[Programmbibliothek]]en für Signal- und Bildbearbeitung bringt MMX Verbesserungen der Performance vom Faktor 1,5 bis 2, bei Grafikanwendungen zwischen 4 und 6.<ref>Alan Conrad Bovik: ''Handbook of Image & Video Processing''. 2005, S. 636</ref> Nach anderen Untersuchungen bringt die Verwendung von MMX Performancevorteile von Faktoren zwischen 1,2 und 1,75.<ref>R. Bhargava, R. Radhakrishnan, B. L. Evans, L. John: {{Toter Link |datum=2019-04 |url=https://eprints.kfupm.edu.sa/29557/1/29557.pdf |text=''Characterization of MMX-enhanced DSP and Multimedia Applications on a General Purpose Processor. Digest of the Workshop on Performance Analysis and Its Impact on Design held in conjunction with ISCA98''. |archivebot=2019-04-19 06:44:48 InternetArchiveBot}} (PDF) University of Texas at Austin</ref> Beim [[MPEG]]-Decoding beschränkt sich laut Intel der Performencegewinn durch MMX auf 40&nbsp;Prozent. Somit kann MMX nur bei bestimmten Aufgabenstellungen deutliche Leistungsvorteile gegenüber nichtoptimierter Software bringen.

Testergebnisse können sogar im Vergleich verschiedener Versionen derselben Software stark schwanken. So ergaben sich bei einem Test des für MMX optimierten [[Adobe Photoshop]] Version 4.0 bei den meisten [[Bildverarbeitung|Filtern]] Performancegewinne zwischen 5 und 20&nbsp;Prozent.<ref>Jennis Meyer-Spradow, Andreas Stiller: {{Webarchiv | url=http://www.heise.de/ct/97/01/228/ | wayback=20010708153241 | text=''Großspurig – Ein kritischer Blick auf MMX''.}} In: ''[[c’t]]''Ausgabe, 1/97, S. 228</ref> In Version 4.0.1 liefen manche Aktionen unter MMX dagegen überraschenderweise langsamer als ohne MMX-Unterstützung.<ref>[https://www.heise.de/newsticker/meldung/Weniger-MMX-bei-Photoshop-9318.html ''Weniger MMX bei Photoshop''.] heise online, 9.&nbsp;Juni 1997</ref>

== Nach MMX ==
MMX konnte schon bald den gestiegenen Anforderungen schnell wechselnder [[Grafik]] in hochauflösender Form, wie sie z.&nbsp;B. Spiele stellen, nicht mehr genügen. Deshalb führte Intel mit der Einführung des [[Intel Pentium III|Pentium-III]]-Prozessors Anfang 1999 die SSE-Technologie ein. Dabei wurden acht – auch physisch – neue, CPU- und FPU-unabhängige 128&nbsp;Bit breite Register geschaffen. Es wurde sowohl der MMX-Befehlssatz erweitert als auch gänzlich neue Befehle geschaffen. SSE erweiterte außerdem das ausschließliche Arbeiten von MMX mit Ganzzahlen (Integer) auf Gleitkommazahlen. Spätere Nachfolgeversionen erweiterten zudem stetig die Fähigkeiten von SSE.

Das von [[AMD]] 1998 mit dem [[AMD K6-2]] eingeführte [[3DNow]]! nutzte ebenso wie MMX die Register der FPU, allerdings in einer der FPU-adäquaten Art zur Bearbeitung von [[Gleitkommazahl]]en. Die nachfolgenden Versionen von 3DNow! beseitigten [[Kompatibilität (Technik)|Inkompatibilitäten]] zu Intels SSE-Konzept.

=== Erweiterung des MMX-Befehlsvorrats unter SSE ===
Mit [[Streaming SIMD Extensions|SSE]] wurden zwölf neue Befehle für den MMX-Modus eingeführt, welche nicht mit den neuen XMM-Registern von SSE, sondern ausschließlich mit den alten MMX- bzw. FPU-Registern arbeiten.

* <code>PAVGB</code> und <code>PAVGW</code> bilden den gerundeten [[Mittelwert]] zweier Operanden.
* <code>PEXTRW</code> und <code>PINSRW</code> dienen der [[Datenkompression|Extraktion]] und [[Datenkompression|Insertion]] von Words.
* <code>PMAXSW</code>, <code>PMAXUB</code>, <code>PMINSW</code>, und <code>PMINUB</code> berechnen [[Größtes und kleinstes Element|Minima]] und Maxima zweier vorzeichenbehafteter Words bzw. vorzeichenloser Bytes.
* <code>PMOVMSKB</code> erzeugt aus den [[Most Significant Bit]]s eines Short Packed Bytes eine Maske.
* <code>PMULHUW</code> arbeitet wie der alte Befehl <code>PMULHW</code>, verwendet im Gegensatz dazu aber zwei vorzeichenlose Words.
* <code>PSADWB</code> berechnet für zwei Werte die absoluten Werte der Differenzen ihrer einzelnen Bytes und addiert danach die Summe dieser Differenzen auf.
* <code>PSHUFW</code> mischt die Einzelbestandteile zweier 64-Bit-Werte nach Regeln, die über einen dritten Befehlsoperanden übergeben werden.<ref>Trutz Eyke Podschun: ''Die Assembler-Referenz – Kodierung, Dekodierung und Referenz''. Addison-Wesley, 2002, S. 231–249</ref><ref>''Intel Architecture Software Developer’s Manual, Volume 2 – Instruction Set''. Kapitel 9.3.6: ''Additional SIMD Integer Instructions'', Seite. 246</ref>

=== SSE2 bis SSE4 ===
Mit [[Streaming SIMD Extensions 2|SSE2]] wurde ein vereinheitlichter Befehlssatz verwirklicht, der ebenso auf die 128&nbsp;Bit breiten XMM- wie auf 64&nbsp;Bit breiten MMX-Register verwandt werden kann. Manche Befehle erlauben sogar die gleichzeitige Verwendung beider Registergruppen, z.&nbsp;B. der Konvertierungsbefehl <code>CVPD2PI MMX, XMM</code>.<ref>Trutz Eyke Podschun: ''Das Assemblerbuch – Grundlagen, Einführung und Hochsprachenoptimierung''. Addison-Wesley, 2002, S. 345 ff.</ref> Mit [[Streaming SIMD Extensions 4|SSE4]] wurde die Unterstützung von MMX dann aber beendet.

== Literatur ==
* David Bistry, Carole Delong, Mickey Gutman: ''Complete Guide to MMX Technology''. McGraw-Hill, 1997, ISBN 0-07-006192-0
* Richard Blum: ''Professional Assembly Language''. Wiley Publishing, 2005, ISBN 0-7645-7901-0
* Paul Cockshott, Kenneth Renfrew: ''SIMD Programming Manual for Linux and Windows''. Springer, Berlin 2004, ISBN 1-85233-794-X
* Rohan Coelho, Maher Hawash: ''DirectX, RDX, RSX, and MMX Technology – A Jumpstart Guide to High Performance APIs''. Addison-Wesley, Amsterdam 1997, ISBN 0-201-30944-0
* Randall Hyde: ''The Art of Assembly Language''. No Starch Press, 2003, ISBN 1-886411-97-2
* Intel: ''Intel Architecture Software Developer’s Manual, Volume 1 – Basic Architecture'', Bestellnummer 243190, 1999
* Intel: ''Intel Architecture Software Developer’s Manual, Volume 2 – Instruction Set'', Bestellnummer 243191, 1999
* Intel: ''Intel Architecture Software Developer’s Manual, Volume 3 – System Programming Guide'', Bestellnummer 243192, 1999
* Trutz Eyke Podschun: ''Das Assemblerbuch – Grundlagen, Einführung und Hochsprachenoptimierung''. Addison-Wesley, 2002, ISBN 3-8273-2026-7
* Shreekant S. Thakkar: ''Programmer’s Guide for Internet Streaming SIMD Extensions''. Wiley & Sons, 2000, ISBN 0-471-37524-1
* Bliss Sloan: ''Developing for MMX Technology''. Que, 1997, ISBN 0-7897-1302-0
* Ralf Weber: ''Pentium, MMX, AMD konfigurieren''. Sybex, 1997, ISBN 3-8155-7106-5
* Joachim Rohde: ''Assembler GE-PACKT''. mitp-Verlag, 2001, ISBN 3-8266-0786-4.<br />Joachim Rohde: ''Assembler GE-PACKT''. 2. Auflage. mitp-Verlag, 2007, ISBN 978-3-8266-1756-0

== Weblinks ==
* Rasmus Hahn, Bernd Peterson, Andreas Micklei: [http://user.cs.tu-berlin.de/~nurgle/mmx/mmx.html ''Prozessorerweiterungen für Multimedia – Workstationarchitekturen für Multimediasysteme WS 96/97'']
* Andreas Roskosch: [http://www.tu-chemnitz.de/informatik/RA/news/stack/kompendium/vortraege_97/mmx_prozessor/mmx.html ''Prozessoren''.] Ausarbeitung eines Proseminars an der Technischen Universität Chemnitz, von 1997
* [http://www.cpu-collection.de/?l0=co&l1=Intel&l2=Pentium%20MMX Übersicht zu Intel-Pentium-MMX-Prozessoren]
* Bernd Leitenberger: [http://www.bernd-leitenberger.de/simd-vliw.shtml ''SIMD und VLIW''.] Überblick über einige SIMD-Technologien
* Jens Hohmuth: [http://www.fh-zwickau.de/doc/prmo/mmxtutor/text/index.htm ''MMX-Tutorial''.] Anleitung zur Nutzung vom MMX bei der Westsächsischen Hochschule Zwickau, vom 2.&nbsp;Januar 1999
* Pei Qi, Yang Wang: [http://homepages.cae.wisc.edu/~ece734/project/s06/qi_wang_Report.pdf ''Accelerating 3D Geometry Transformation with Intel MMX Technology''.] (PDF; 195&nbsp;kB)

== Einzelnachweise ==
<references />

{{Navigationsleiste x86-Erweiterungen}}

[[Kategorie:Prozessorarchitektur nach Verwendung]]
[[Kategorie:Intel]]