Quelltext der Seite Intel-Nehalem-Mikroarchitektur

{{Infobox
| Titel = Nehalem (Mikroarchitektur)
| Bildname = Intel core i7 940 top R7309478 wp.jpg
| Bildbreite = 330px
| Bildtext = Bloomfieldprozessor Core i7-940
| Stil = 2
| Feldname1 = Hersteller
| Daten1 = [[Intel]]
| Feldname2 = Herstellungs-<br />prozess
| Daten2 = 45 nm (Nehalem)<br />32 nm (Westmere)
| Feldname3 = Sockel Desktop
| Daten3 = [[Sockel 1156|LGA 1156]]<br />[[Sockel 1366|LGA 1366]]
| Feldname4 = Sockel Laptop
| Daten4 = [[Sockel G1|rPGA 988A]]<br />BGA 1288
| Feldname5 = Verkaufs-<br />bezeichnung
| Daten5 = Core-i3 1. Generation<br />Core-i5 1. Generation<br />Core-i7 1. Generation
| Feldname6 = L1-Cache
| Daten6 = 32+32&nbsp;kB pro Kern
| Feldname7 = L2-Cache
| Daten7 = 256&nbsp;kB pro Kern
| Feldname8 = L3-Cache
| Daten8 = 3/4/6/8/12 MB
| Feldname10 = Vorgänger
| Daten10 = [[Intel Core Solo]] ''(Yonah)''<br />[[Intel Core Duo]] ''(Yonah)''<br />[[Intel-Core-Mikroarchitektur|Intel&nbsp;Core&nbsp;2]]&nbsp;''(Allendale,&nbsp;Conroe,&nbsp;Merom, Kentsfield, Penryn, Wolfdale, Yorkfield)''
| Feldname11 = Nachfolger
| Daten11 = [[Intel-Sandy-Bridge-Mikroarchitektur|Sandy&nbsp;Bridge&nbsp;(tock)]]<br />[[Intel-Sandy-Bridge-Mikroarchitektur#Ivy Bridge|Ivy&nbsp;Bridge&nbsp;(tick)]]
}}

[[Datei:Intel Nehalem arch.svg|mini|hochkant=2.6|Blockdiagramm: Nehalem-Mikroarchitektur]]
Die '''Intel-Nehalem-Mikroarchitektur''' ist eine von [[Intel]] entwickelte [[Mikroarchitektur]]. Sie basiert teilweise auf der [[Intel-Core-Mikroarchitektur]] und löste diese im Jahr 2008 ab. Prozessoren auf Basis der Nehalem-Architektur sind die ersten Intel-Prozessoren mit integriertem [[Speichercontroller]]. Die erste Version der Nehalem-Architektur ist als High-End-CPU (Bloomfield) für [[Desktop-Computer|Desktop-PCs]] als [[Intel-Core-i-Serie#Modellreihen von Desktop-Prozessoren|Core i7]] für den [[Sockel 1366]] ([[X58]]) im November 2008 auf den Markt gekommen.

Sie wurde 2011 durch die [[Intel-Sandy-Bridge-Mikroarchitektur]] ersetzt.

Der Name dieser Mikroarchitektur geht auf eine kleine Küstenstadt namens ''Nehalem'' an der Mündung des [[Nehalem River]]s in Oregon zurück.<ref>{{Cite web
 |title=Intel’s new faster chip right on AMD’s heels
 |first=King |last=Ian
 |date=2008-10-20 |publisher=The Seattle Times
 |url=http://seattletimes.nwsource.com/html/businesstechnology/2008125540_intel20.html
 | accessdate=2011-01-21
}}</ref><ref>{{Cite web
 |title=IAMD vs Intel: The future of desktop CPUs
 |first=George |last=Jones
 |date=2008-02-09 |publisher=PC Advisor UK
 |url=http://www.pcadvisor.co.uk/news/index.cfm?NewsID=12061&pn=3
 | accessdate=2011-01-21
}}</ref>

== Neuerungen der Nehalem-Architektur ==
Eine Hauptneuerung dieser Architektur ist, dass der [[Front Side Bus]] (FSB), der bei Vorgängern die Verbindung zwischen Prozessor und Chipsatz herstellte, einer [[Direktverbindung|Punkt-zu-Punkt-Verbindung]] namens [[Intel QuickPath Interconnect|QuickPath Interconnect]] (QPI) gewichen ist, die auf hohen Durchsatz und Skalierbarkeit ausgelegt ist – ähnlich dem Umstieg [[AMD]]s auf [[HyperTransport]] fünf Jahre vorher. Eine weitere wichtige Neuerung, ebenfalls ähnlich wie bei AMD, ist die Anbindung des Arbeitsspeichers über einen integrierten [[Speichercontroller]]. Durch diese direkte Verbindung kann der Prozessor mit deutlich geringerer [[Latenzzeit (Technik)|Latenz]] auf den Speicher zugreifen. Diese beiden Maßnahmen schaffen den bis dato vorhandenen [[Von-Neumann-Flaschenhals|Flaschenhals]] der [[Intel-Core-Mikroarchitektur|Core]]-Prozessoren ab, der durch den FSB gegeben war. Allerdings sind dadurch neue [[Prozessorsockel|Sockel]] nötig.

Es wird zusätzlich [[Simultaneous Multithreading]] (SMT) implementiert, welches bereits in [[Intel Pentium 4|Pentium-4-Prozessoren]] unter dem Namen [[Hyper-Threading]] zum Einsatz kam. Die neue Umsetzung generiert deutlich mehr Leistung, auch weil die Ressourcen pro Thread durch das vierfach [[Superskalarität|superskalare]] Design im Gegensatz zum dreifach superskalaren Design des Pentium 4 gestiegen sind. Mit Intels SMT kann der Prozessor mit vier Kernen maximal acht [[Thread (Informatik)|Threads]] gleichzeitig abarbeiten.<ref>Allround-PC.com: ''{{Webarchiv|url=http://www.allround-pc.com/news/hardware/2008/november/intel-core-i7-die-details-kurz-vor-markteinfuehrung |wayback=20090126080031 |text=Intel Core i7 – Die Details kurz vor der Markteinführung |archiv-bot=2019-04-19 01:14:57 InternetArchiveBot }}'', Nachricht vom 4. November 2008</ref> Der Nutzen bei einem Vierkerner war bei [[Desktopanwendung]]en jedoch fraglich, da nur bei speziell hierauf optimierter Software derart viele leistungsrelevante Threads zugleich ablaufen. Bisher leiden auch „normale“ Quadcores daran, von den wenigsten Programmen ausgenutzt zu werden und daher, bedingt durch einen geringeren Takt pro Kern, in den Anwendungen teilweise langsamer als [[Mehrkernprozessor|Dualcore]]-Modelle zu sein. Im [[Server]]-Bereich machen sich dagegen mehrere – reale oder virtuelle – Prozessoren tendenziell eher nützlich, da häufiger eine Anzahl von Requests parallel zu verarbeiten ist.

Gegenüber seinen Vorgängern weist die Nehalem-Architektur eine dreistufige [[Cache]]-Hierarchie ähnlich der des [[AMD Phenom]] auf: Jeder Kern besitzt neben einem eigenen L1-Cache auch einen eigenen 256&nbsp;[[Binärpräfix|KiB]] großen L2-Cache, während sich alle Kerne einen gemeinsamen L3-Cache teilen, der bis zu 8&nbsp;MiB groß ist. Dies ist effektiv weniger als die zuletzt bis zu 6&nbsp;MiB für je zwei Kerne beim [[Intel Core 2|Core&nbsp;2]], jedoch ist der Nutzen derart großer Caches fraglich; in diesem Punkt abgespeckte Versionen des Core&nbsp;2 verloren oft nur minimal an Leistung. Letzterer ist ein Inklusivcache, d.&nbsp;h., er beinhaltet stets auch alle Daten, die in L1- oder L2-Caches abgelegt sind. Damit wird das [[Cache-Kohärenz|Cachekohärenzprotokoll]] vereinfacht und [[Bus snooping|Snooping]]-Traffic verringert. Die L1- und L2-Caches bestehen im Gegensatz zu den Vorgängerprozessoren nicht mehr aus gewöhnlichen 6T-[[Random-Access Memory#Statisches RAM (SRAM)|SRAM]]-, sondern aus 8T-SRAM-Zellen, wodurch sich Intel Ersparnisse beim Energiebedarf erhofft.<ref>''[http://www.anandtech.com/cpuchipsets/intel/showdoc.aspx?i=3382&p=9 Nehalem – Everything You Need to Know about Intel’s New Architecture].'' AnandTech. S. 9 (Artikel über die Nehalem-Architektur).</ref>

Die ''Power Control Unit'' (PCU), eine Art Koprozessor für die Energieverwaltung des Prozessors, und neuartige Leistungsgatterschaltungen sollen für eine Optimierung des Energiehaushaltes sorgen.<ref>''[http://www.anandtech.com/cpuchipsets/intel/showdoc.aspx?i=3382&p=12 Nehalem – Everything You Need to Know about Intel’s New Architecture].'' AnandTech. S. 12 (Artikel über die Nehalem-Architektur).</ref> Dadurch soll zum einen die Leistungsaufnahme in jeder Lastsituation minimal gehalten werden, andererseits wird damit der sogenannte Turbo Mode<ref>Andreas Stiller: ''[https://www.heise.de/newsticker/meldung/IDF-Nehalem-mit-Turbo-Modus-748337.html IDF: Nehalem mit Turbo-Modus]'' Heise online. 20. August 2008.</ref> implementiert, bei dem der Prozessor bei entsprechender schwach auf Threads verteilter Last automatisch etwas höher getaktet wird, wenn es der Energiehaushalt des Prozessors zulässt. Konkret heißt das: Wenn zwei physische Kerne unbenutzt sind und die [[Thermal Design Power|TDP]] nicht überschritten wird, werden die in Benutzung befindlichen Kerne um mindestens eine Multiplikatorstufe höher getaktet. Arbeitet gar nur ein Kern, fällt die Taktfrequenzsteigerung des arbeitenden Kerns noch größer aus. Die inaktiven Kerne werden heruntergetaktet.<ref>Christof Windeck: ''[https://www.heise.de/newsticker/meldung/Intel-Core-i7-jetzt-im-Handel-217089.html Intel Core i7 jetzt im Handel].'' Heise online. 17. November 2008.</ref>

Zu den weiteren Neuerungen gehört eine weitere Ausbaustufe der [[Streaming SIMD Extensions]], [[Streaming SIMD Extensions 4|SSE4.2]], und dass alle vier Prozessorkerne auf demselben [[Die (Halbleitertechnik)|Die]] untergebracht sind.

=== Bloomfield ===
[[Datei:Intel core i7 940 bottom R7309480 wp.jpg|mini|Unterseite eines Bloomfield&shy;prozessors (Core i7-940)]]

Als erster Intel-Prozessor für den Desktopmarkt hat der Bloomfield den Speichercontroller direkt auf dem Chip integriert, wie es [[AMD]] schon seit den Prozessoren auf Basis der [[AMD K8|K8-Architektur]] praktiziert. Der Prozessor verfügt über drei Speicherkanäle, durch die ähnlich dem bisher üblichen [[Dual Channel|Dual-Channel-Modus]] je drei identische Speichermodule parallel genutzt werden können; es ist jedoch auch möglich, nur zwei der Kanäle zu verwenden. Als Speichertyp kommt ausschließlich [[DDR3-SDRAM|DDR3-RAM]] mit offiziell bis zu 1333&nbsp;MHz Takt (DDR3-1066) zum Einsatz; ein alternativer Einsatz von [[DDR2-SDRAM|DDR2-RAM]] ist nicht mehr möglich. Die Kommunikation zur Northbridge erfolgt durch den sogenannten [[Intel QuickPath Interconnect|QuickPath Interconnect]] (QPI), welcher je nach Modell mit 9,6–12,8&nbsp;GB/s<ref>''[http://www.anandtech.com/cpuchipsets/intel/showdoc.aspx?i=3382&p=11 Nehalem – Everything You Need to Know about Intel’s New Architecture.]'' In: ''AnandTech'', Artikel über die Nehalem-Architektur, Seite 11, Abschnitt „QPI“</ref> in jede Richtung eine sehr breitbandige Punkt-zu-Punkt-Verbindung darstellt, ähnlich dem von AMD genutzten [[HyperTransport]]. QPI löst damit den in seiner Grundform noch aus Urzeiten der x86-Familie stammenden [[Front Side Bus]] ab. Alle Prozessoren mit dem Bloomfield-Kern beherrschen die sogenannte Turbo-Boost-Technik: Im Fall der Auslastung eines einzelnen Kerns wird der [[Multiplikator (Computer)|Multiplikator]] dieses Kerns um zwei Zählerpunkte erhöht, während andere Kerne heruntergetaktet werden, im Falle der Auslastung von zwei bis vier Kernen werden deren Multiplikatoren um maximal einen Zählerpunkt erhöht, sofern die Auslastung der Kerne nicht die maximale [[Thermal Design Power|TDP]] des Prozessors ohne diese Takterhöhung fordert.<ref>{{Webarchiv | url=http://www.intel.com/content/www/us/en/architecture-and-technology/turbo-boost/turbo-boost-technology.html | archive-is=20130103093624 | text=''Increasing Performance with Intel® Turbo Boost Technology''}} Intel, abgerufen am 26.&nbsp;März 2009</ref>

;Chipsatz für bloomfieldbasierte Prozessoren:
Aufgrund der Leistungseinstufung stellt Intel als [[Chipsatz]] nur eine teure Variante zur Verfügung, die „[[Intel-5-Serie|Intel X58]]“ getauft wurde. Der unter dem Codenamen ''Tylersburg'' entwickelte Chipsatz verfügt – im Gegensatz zu späteren, günstigeren Prozessorserien auf Basis der Nehalem-Architektur – noch über eine klassische Bauweise aus [[Northbridge|North-]] und [[Southbridge]].

Chipsätze anderer Hersteller gibt es nicht für Bloomfield-Prozessoren. [[Nvidia]] hatte in einer [[Pressemitteilung]] angekündigt, dass die [[Scalable Link Interface|SLI]]-Fähigkeit für Plattformen mit dem Core-i7-Prozessoren über einen Zusatzchip an den X58 realisiert wird.<ref>''[http://www.nvidia.com/object/io_1216019719164.html NVIDIA Brings SLI Technology to Intel Bloomfield CPU Platforms.]'' Nvidia Corporation, Pressemitteilung vom 14. Juli 2008 (englisch)</ref> Letzten Endes konnten Intel und Nvidia sich aber darauf einigen, dass Nvidia ähnlich wie ATI eine Lizenz für das Integrieren der Multi-GPU-Technik in die X58-Chipsätze anbietet.

;Fehlerverzeichnis der Bloomfield-basierten Prozessoren:
Intel beschreibt in seinem „Specification Update“ vom 12. November 2008 für den Core i7<ref>''[http://download.intel.com/design/processor/specupdt/320836.pdf Intel Core i7 Processor Extreme Edition Series and Intel Core i7 Processor Specification Update.]'' Intel (PDF; 786&nbsp;kB)</ref> ein [[Errata (Korrekturverzeichnis)|Erratum]] bezüglich des [[Translation Lookaside Buffer]]s, das bereits in früheren Prozessorserien von Intel und AMD auftrat.<ref>''[https://www.heise.de/newsticker/meldung/Auch-Intels-Core-i7-Prozessoren-brauchen-bei-der-TLB-Invalidation-Aufmerksamkeit-218890.html Auch Intels Core-i7-Prozessoren brauchen bei der TLB Invalidation Aufmerksamkeit.]'' In: ''heise online'', 1. Dezember 2008</ref> Bereits vor der Markteinführung wurden aber die [[Hauptplatine|Mainboardhersteller]] von Intel aufgefordert, den Fehler durch ein [[BIOS]]-Update zu umgehen. Intel geht davon aus, dass die Hersteller dieser Aufforderung auch nachgekommen sind.<ref>''[https://www.computerbase.de/2008-12/tlb-bug-im-intel-core-i7-oder-doch-nicht/ TLB-Bug im Intel Core i7! – Oder doch nicht?]'' In: ''ComputerBase'', 1. Dezember 2008</ref>

=== Lynnfield ===
[[Datei:Intel Core i5 750 2.jpg|mini|Unterseite eines Lynnfield&shy;prozessors (Core i5-750)]]

Lynnfield ist ein in 45&nbsp;nm [[Strukturgröße]] gefertigter Quad-Core-Prozessor, der mittels [[Simultaneous Multithreading]] (bei einigen Modellen deaktiviert) bis zu acht Threads gleichzeitig ausführen kann. Wie beim Bloomfield sitzt der [[Speichercontroller]] auf dem [[Die (Halbleitertechnik)|Prozessor-Die]]. Im Gegensatz zu diesem spricht der Speichercontroller von Lynnfield den [[DDR3-SDRAM|DDR3-Speicher]] im [[Dual Channel|Dual-Channel-Verfahren]] an.<ref>[https://www.computerbase.de/2008-12/erste-benchmarks-des-core-i5-lynnfield/ ''Erste Benchmarks des Core i5 „Lynnfield“.''] In: ''ComputerBase'', 9.&nbsp;Dezember 2008</ref> Ebenfalls aus der Bloomfield-Serie stammt die integrierte Turbo-Boost-Technik, die je nach Auslastung der einzelnen Kerne deren Taktfrequenzen unterschiedlich erhöht, ohne dabei die [[Thermal Design Power|TDP]] zu überschreiten; die maximale Takterhöhung fällt aber stärker aus, als dies beim Bloomfield der Fall ist. Im Fall der Auslastung eines einzelnen Kerns wird der [[Multiplikator (Computer)|Multiplikator]] dieses Kerns um fünf Zählerpunkte, im Falle der Auslastung von zwei Kernen um vier Zählerpunkte erhöht, während inaktive Kerne heruntergetaktet werden, im Falle der Auslastung von drei bis vier Kernen werden deren Multiplikatoren um maximal einen Zählerpunkt erhöht, sofern die Auslastung der Kerne nicht die maximale TDP des Prozessors ohne diese Takterhöhung fordert. Der Lynnfield hat außerdem die Stromsparfunktion [[Intel-SpeedStep-Technik|EIST]], die Taktrate und Betriebsspannung des Prozessors bei Nichtauslastung absenkt.

Im Gegensatz zum Bloomfield wurde nicht nur der Speichercontroller, sondern die gesamte [[Northbridge]] samt [[PCI Express|PCI-Express]]-Controller in den Prozessor integriert, die Kommunikation erfolgt dort weiterhin (nun aber prozessorintern) über den QuickPath Interconnect. Auf der Hauptplatine ist dementsprechend nur noch eine [[Southbridge]] verbaut, die wie bei Intel üblich über ein [[Direct Media Interface]] (DMI) angebunden wird. Alle Lynnfield-CPUs können mit Chipsätzen der [[Intel-5-Serie]] eingesetzt werden. Da der Prozessor aber den [[Sockel 1156]] nutzt, kann er nicht auf den für den Bloomfield gedachten X58-Mainboards betrieben werden.

Auf die Fertigstellung des Dual-Core-Ablegers Havendale verzichtete Intel frühzeitig zu Gunsten von Clarkdale.<ref>[https://www.computerbase.de/2009-02/fast-offiziell-clarkdale-ersetzt-havendale/ ''(Fast) offiziell: Clarkdale ersetzt Havendale.''] In: ''ComputerBase'', 9.&nbsp;Februar 2009</ref>

=== Clarksfield ===
Clarksfield ist im Kerndesign identisch zum Lynnfield. Der CPU-Die wird jedoch in ein [[Chipgehäuse]] für den Sockel 988 gepackt. Zudem werden alle Prozessoren mit einer niedrigen TDP verkauft, da sie für das mobile Marktsegment bestimmt sind. Der maximal mögliche Takt eines Kerns im Turbomodus fällt im Verhältnis zum Standardtakt noch einmal höher aus, als dies bei den Desktopmodellen auf Lynnfield-Basis der Fall ist. Letzten Endes hängt aber die Ausnutzung dieses Taktspielraums ganz entscheidend von der Kühlung ab, da sich die Turbo-Boost-Technologie auch an der Temperatur orientiert.

== Westmere ==
Unter dem Namen „Westmere“ (ursprünglich: Nehalem-C) wurden im Januar 2010 die ersten auf der Nehalem-Mikroarchitektur basierenden aber auf 32 nm [[Strukturgröße]] geschrumpften Prozessoren eingeführt. Die ersten Chips dieser Art waren die Dual-Core-Prozessoren der Bezeichnung [[#Clarkdale|Clarkdale]]. Im Gegensatz zu den Vierkernern der Nehalem-Architektur entfällt bei diesen Prozessoren wieder der auf dem CPU-Die integrierte Speichercontroller. Stattdessen wird dieser im CPU-Gehäuse, aber auf einem anderen Chip untergebracht. Die Kommunikation erfolgt aber nicht wieder über FSB, sondern über QPI, was aber nicht zu besseren Latenzen bei Speicherzugriffen im Vergleich zur FSB-Anbindung führt.<ref>AnandTech: [http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=3704&p=2 ''The Clarkdale Review: Intel’s Core i5 661, i3 540 & i3 530''], Testbericht vom 4. Januar 2010.</ref> Einen Geschwindigkeitsvorteil gegenüber den Dual-Cores auf der Core-Architektur erfahren die neuen Westmere-Dual-Cores lediglich durch [[Simultaneous Multithreading]] (SMT). Mit deaktiviertem SMT ist die Leistung pro Takt daher ähnlich der älteren Core-Architektur.<ref>ComputerBase: [https://www.computerbase.de/2010-01/test-intel-core-i3-530-540-und-core-i5-661/36/#abschnitt_performancerating ''Test: Intel Core i3-530/540 und Core i5-661''], Testbericht vom 4. Januar 2010.</ref> Mit SMT verhalten sich die neuen Dual-Cores mit vierfach superskalaren Kerndesign ähnlich wie die Tricore-Modelle mit dreifach superskalaren Kerndesign bei Benchmarks mit unterschiedlich stark in Threads aufgeteilter Software.

Im ersten Halbjahr 2010 wurden auch Sechskerner und Vierkerner auf Basis des [[Intel-Nehalem-Mikroarchitektur#Gulftown|Gulftowns]] vorgestellt. Diese Westmere-CPUs unterscheiden sich in der Architektur nicht von Bloomfield-CPUs, lediglich die Fertigung wurde auf den 32-nm-Prozess umgestellt. Somit sind zusätzliche Kerne und mehr Cache innerhalb gleicher TDP-Grenzen möglich. Außerdem wurden, wie schon bei den Dual-Core-Westmere-CPUs, sieben zusätzliche Instruktionen hinzugefügt, wovon sechs der [[Advanced Encryption Standard|AES-Verschlüsselung]] dienen: Es sind dies [[AES-NI]] und [[CLMUL]]. Der größere L3-Cache hat zudem etwas größere Latenzen als der Vorgänger.<ref>AnandTech: [http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=3763&p=2 ''A 12&nbsp;MB L3 Cache: 50 % Larger, 14 % Higher Latency''], Testbericht vom 11. März 2010.</ref>

=== Clarkdale ===
[[Datei:Clarkdale Arrandale Schema.png|mini|hochkant=1.8|Blockdiagramm: Clarkdale/Arrandale-CPU]]

Die CPU-Kerne des Clarkdale entsprechen technisch weitestgehend denen vom Lynnfield, sind aber in 32-nm-Verfahren gefertigt. Im Gegensatz zum Lynnfield besitzt der Clarkdale nur zwei Kerne und der Speichercontroller ist nicht direkt mit den Kernen verbunden, sondern befindet sich auf dem gleichen [[Die (Halbleitertechnik)|Die]] mit dem GPU-Kern und wird über den QPI angebunden, was im Vergleich zu Lynnfield zu deutlich höheren Latenzen bei Speicherzugriffen seitens des Prozessors führt.<ref>[http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=3704 ''The Clarkdale Review: Intel’s Core i5 661, i3 540 & i3 530.''] In: ''AnandTech'', 4. Januar 2010.</ref> Der Halbleiter-Chip mit dem GPU-Kern und dem Speichercontroller wird im 45-nm-Verfahren gefertigt und bei allen Clarkdale-Prozessoren im gleichen Chip-Package wie die CPU untergebracht.

Wegen der Verkleinerung der [[Strukturgröße]] ordnet Intel die Clarkdale-Prozessoren einer neuen Prozessorgeneration mit dem Codenamen „[[Intel-Nehalem-Mikroarchitektur#Westmere|Westmere]]“ zu. Im Rahmen der Westmere-Architektur hat der Clarkdale sieben neue Instruktionen (bei einigen Modellen deaktiviert), von denen sechs der AES-Verschlüsselung gewidmet sind.<ref>[https://www.computerbase.de/2010-01/test-intel-core-i3-530-540-und-core-i5-661/6/#abschnitt_aesverschluesselung Test: ''Intel Core i3-530/540 und Core i5-661 (Seite 6).''] In: ''ComputerBase'', 4. Januar 2010.</ref>

Wie Lynnfield werden die Clarkdale-Prozessoren im [[Sockel 1156]] betrieben und können auf Chipsätzen der Intel-5-Serie eingesetzt werden. Die integrierte Grafikeinheit kann jedoch nicht auf Mainboards mit dem P55-Chipsatz genutzt werden, sondern nur mit den neueren Chipsätzen (H55, H57, Q57). Die Bildsignale von der integrierten GPU werden dabei über das „Flexible Display Interface“ (FDI) zum Chipsatz übertragen, wobei FDI auf dem [[DisplayPort]]-Standard basiert.<ref>{{Webarchiv | url=http://www.intel.com/content/www/us/en/processors/core/core-i7-900-ee-and-desktop-processor-series-datasheet-vol-2.html | wayback=20160206100746 | text=Intel Core i5-600 und Core i3-500 Serie sowie Pentium G6950}} Intel, Datenblatt PDF.</ref>

=== Arrandale ===
Arrandale entspricht technisch gesehen dem Clarkdale, ist aber für den Einsatz in Notebooks optimiert. Deshalb ist er für den Betrieb in Sockeln PGA988 und BGA1288 vorgesehen und hat eine gesenkte [[Thermal Design Power|TDP]], welche teilweise mit reduzierten Taktraten und reduzierter Spannung erreicht wird. Ab den Arrandale-Prozessoren wurden die Notebooks zudem WiDi-fähig (Intel Wireless Display), insofern auch ein WLAN-Adapter aus der Centrino-Serie vorhanden ist.

=== Gulftown ===
Am 11. März 2010 erschienen die ersten Core-i7-Prozessoren mit Gulftown-Architektur.<ref>''[https://www.heise.de/newsticker/meldung/Sechs-Kern-Prozessor-von-Intel-951433.html Sechs-Kern-Prozessor von Intel.]'' In: ''heise online'', 11.&nbsp;März 2010</ref> Das erste Modell war der i7-980X Extreme Edition mit einer Taktfrequenz von 3,33&nbsp;GHz. Bei den Prozessoren mit Gulftown-Architektur handelt es sich um die ersten nativen Sechskernprozessoren (Hexa-Core) von Intel. Da dieser im 32-nm-Fertigungsprozess hergestellt wird, ordnet ihn Intel, genau wie den Clarkdale, der Westmere-Generation zu. Der Gulftown setzt leistungsmäßig oberhalb des Bloomfield an, wird für den [[Sockel 1366]] hergestellt und kann mit dem X58-Chipsatz betrieben werden. Gulftown unterstützt [[Hyper-Threading]] und bringt außerdem spezielle Funktionen zur beschleunigten Verschlüsselung in Form der [[Advanced Encryption Standard|AES]] New Instructions (AES-NI) mit.

== Modelle ==
{{Hauptartikel|Liste der Intel-Core-i-Prozessoren}}

=== Desktop ===
==== Clarkdale ====
[[Mehrkernprozessor|Zweikernprozessor (Dual-Core)]]
* L1-Cache: je Kern 32 + 32 [[Binärpräfix|KiB]] (Daten + Instruktionen)
* L2-Cache: je Kern 256&nbsp;KiB mit Prozessortakt
* L3-Cache: 4096&nbsp;KiB mit QPI-Takt
* [[Multi Media Extension|MMX]], [[Streaming SIMD Extensions|SSE]], [[Streaming SIMD Extensions 2|SSE2]], [[Streaming SIMD Extensions 3|SSE3]], [[Supplemental Streaming SIMD Extensions 3|SSSE3]], [[Streaming SIMD Extensions 4|SSE4]].2, [[Intel 64]], [[Intel-SpeedStep-Technologie|EIST]], [[NX-Bit|XD-Bit]], [[Intel VT|IVT]], [[Simultaneous Multithreading|SMT]]. Nur bei Core i5-Modellen freigeschaltet: [[Advanced Encryption Standard|AES]]-Instruktionen, [[Trusted Execution Technology|TXT]]. Ausnahme: Core i5-661 ohne [[Trusted Execution Technology|TXT]] und Intel VT-d!<ref>[http://ark.intel.com/Product.aspx?id=43553&processor=i5-661&spec-codes=SLBNE Intel Prozessor Spezifikation Core i5 661.] Intel, 22. Januar 2010.</ref>
* über QPI angebundener [[Dual Channel|Dual-Channel]]-DDR3-Speichercontroller, PCIe 2.0-Controller und GPU
* [[Sockel 1156]], Direct Media Interface (DMI) und Flexible Display Interface (FDI)
* Betriebsspannung ([[Kernspannung|VCore]]): 0,65–1,4&nbsp;V
* Verlustleistung ([[Thermal Design Power|TDP]]): 73–87&nbsp;W
* Erscheinungsdatum: 4. Januar 2010
* Fertigungstechnik: 32&nbsp;nm (45&nbsp;nm beim GPU-Kern mit Speichercontroller und PCIe-Controller)
* [[Die (Halbleitertechnik)|Die]]-Größe: 81&nbsp;mm² bei 383 Millionen [[Transistor]]en sowie 114&nbsp;mm² bei 177 Millionen Transistoren für den GPU-Kern<ref name="CB_1">[https://www.computerbase.de/2010-01/test-intel-core-i3-530-540-und-core-i5-661/3/#abschnitt_32nmfertigung ''Test: Intel Core i3-530/540 und Core i5-661 (Seite 3).''] In: ''ComputerBase'', 4. Januar 2010, abgerufen am 4. Januar 2010.</ref>
* Taktraten: 2,8–3,6&nbsp;GHz
* [[Modellnummern von Intel-Prozessoren|Modelle]]: [[Liste der Intel-Core-i-Prozessoren#Desktop|Intel Core i3-530 bis Intel Core i5-680]]

==== Lynnfield ====
[[Mehrkernprozessor|Vierkernprozessor (Quad-Core)]]
* L1-Cache: je Kern 32 + 32 [[Binärpräfix|KiB]] (Daten + Instruktionen)
* L2-Cache: je Kern 256&nbsp;KiB mit Prozessortakt
* L3-Cache: 8192&nbsp;KiB mit QPI-Takt
* [[Multi Media Extension|MMX]], [[Streaming SIMD Extensions|SSE]], [[Streaming SIMD Extensions 2|SSE2]], [[Streaming SIMD Extensions 3|SSE3]], [[Supplemental Streaming SIMD Extensions 3|SSSE3]], [[Streaming SIMD Extensions 4|SSE4]].2, [[Intel 64]], [[Intel-SpeedStep-Technologie|EIST]], [[NX-Bit|XD-Bit]], [[Intel VT|IVT]]. Nur bei Core i7 freigeschaltet: [[Simultaneous Multithreading|SMT]], [[Trusted Execution Technology|TXT]]
* integrierter [[Dual Channel|Dual-Channel]]-DDR3-Speichercontroller; über internen QPI mit 2,13–2,4&nbsp;GHz (17,07–19,2&nbsp;GB/s) angebundener PCIe-2.0-Controller mit 16 Lanes
* [[Sockel 1156]], DMI mit 2,5 GT/s ([[Duplex (Nachrichtentechnik)|Vollduplex]], max. 10&nbsp;G[[Bit|b]]/s pro Richtung,<ref name="DMI/PCH">''{{Webarchiv | url=http://www.intel.com/content/www/us/en/chipsets/5-chipset-3400-chipset-datasheet.html | wayback=20150426005014 | text=Intel 5 Series Chipset and Intel 3400 Series Chipset}}.'' Intel, Datenblatt, September 2009, abgerufen am 1. Januar 2010.</ref> insgesamt 2&nbsp;G[[Byte|B]]/s)
* Betriebsspannung ([[Kernspannung|VCore]]): 0,65–1,4&nbsp;V
* Verlustleistung ([[Thermal Design Power|TDP]]): 82–95&nbsp;W
* Erscheinungsdatum: 8. September 2009
* Fertigungstechnik: 45&nbsp;nm
* [[Die (Halbleitertechnik)|Die]]-Größe: 296&nbsp;mm² bei 774 Millionen Transistoren<ref name="CB_2">[https://www.computerbase.de/2009-09/test-intel-core-i5-750-core-i7-860-und-core-i7-870/2/#abschnitt_der_lynnfieldprozessor ''Test: Intel Core i5-750, Core i7-860 und Core i7-870 – Der Lynnfield-Prozessor.''] In: ''ComputerBase'', 8. September 2009, abgerufen am 1. Januar 2010.</ref>
* Taktraten: 2,66–3,06&nbsp;GHz
* [[Modellnummern von Intel-Prozessoren|Modelle]]: [[Liste der Intel-Core-i-Prozessoren#Desktop|Intel Core i5-750 bis Intel Core i7-880]]

==== Bloomfield ====
[[Mehrkernprozessor|Vierkernprozessor (Quad-Core)]]
* L1-Cache: je Kern 32 + 32&nbsp;[[Binärpräfix|KiB]] (Daten + Instruktionen)
* L2-Cache: je Kern 256&nbsp;KiB mit Prozessortakt
* L3-Cache: 8192&nbsp;KiB mit QPI-Takt
* [[Multi Media Extension|MMX]], [[Streaming SIMD Extensions|SSE]], [[Streaming SIMD Extensions 2|SSE2]], [[Streaming SIMD Extensions 3|SSE3]], [[Supplemental Streaming SIMD Extensions 3|SSSE3]], [[Streaming SIMD Extensions 4|SSE4]].2, [[Intel 64]], [[Intel-SpeedStep-Technologie|EIST]], [[NX-Bit|XD-Bit]], [[Intel VT|IVT]], [[Simultaneous Multithreading|SMT]]
* integrierter Triple-Channel-DDR3-Speichercontroller: Unterstützung bis zu [[DDR3]]-1066
* [[Sockel 1366]], QuickPath Interconnect mit 2,4–3,2&nbsp;GHz (9,6–12,8&nbsp;GB/s in jede Richtung, bzw. 19,2–25,6&nbsp;GB/s insgesamt)
* Betriebsspannung ([[Kernspannung|VCore]]): 0,8–1,375&nbsp;V
* Verlustleistung ([[Thermal Design Power|TDP]]): 130&nbsp;W
* Erscheinungsdatum: 18. November 2008<ref>''{{Webarchiv | url=http://www.intel.com/corporate/pressroom/emea/deu/corei7/index.htm | wayback=20081225034938 | text=Intel präsentiert den schnellsten Prozessor aller Zeiten}}'' Intel, Pressemitteilung vom 18. November 2008</ref>
* Fertigungstechnik: 45&nbsp;nm
* [[Die (Halbleitertechnik)|Die]]-Größe: 263&nbsp;mm² bei 731 Millionen Transistoren<ref name="CB_2" />
* Taktraten: 2,66–3,33&nbsp;GHz
* [[Modellnummern von Intel-Prozessoren|Modelle]]: [[Liste der Intel-Core-i-Prozessoren#Nehalem (1. Generation)|Intel Core i7-920 bis Intel Core i7-975 Extreme Edition]]

==== Gulftown ====
[[Datei:Core i7 Extreme logo.svg|mini|Logo der Core i7 Extreme Edition]]

[[Mehrkernprozessor|Sechskernprozessor (Hexa-Core)]]
* L1-Cache: je Kern 32 + 32&nbsp;[[Binärpräfix|KiB]] (Daten + Instruktionen)
* L2-Cache: je Kern 256&nbsp;KiB mit Prozessortakt
* L3-Cache: 12 MiB
* [[Multi Media Extension|MMX]], [[Streaming SIMD Extensions|SSE]], [[Streaming SIMD Extensions 2|SSE2]], [[Streaming SIMD Extensions 3|SSE3]], [[Supplemental Streaming SIMD Extensions 3|SSSE3]], [[Streaming SIMD Extensions 4|SSE4]].2, [[Intel 64]], [[Intel-SpeedStep-Technologie|EIST]], [[NX-Bit|XD-Bit]], [[Intel VT|IVT]], [[Simultaneous Multithreading|SMT]], [[Trusted Execution Technology|TXT]], [[Advanced Encryption Standard|AES]]-Instruktionen
* integrierter Triple-Channel-DDR3-Speichercontroller: Unterstützung bis zu [[DDR3]]-1066
* [[Sockel 1366]], QuickPath Interconnect mit 3,2&nbsp;GHz (12,8&nbsp;GB/s in jede Richtung, bzw. 25,6&nbsp;GB/s insgesamt)
* Betriebsspannung ([[Kernspannung|VCore]]): 0,8–1,375 V
* Verlustleistung ([[Thermal Design Power|TDP]]): 130&nbsp;W
* Erscheinungsdatum: 16. März 2010
* Fertigungstechnik: 32&nbsp;nm
* [[Die (Halbleitertechnik)|Die]]-Größe: 248&nbsp;mm² bei 1,17 Milliarden Transistoren
* Taktraten: 3,20–3,46&nbsp;GHz
* [[Modellnummern von Intel-Prozessoren|Modelle]]: [[Liste der Intel-Core-i-Prozessoren#Westmere (1. Generation)|Intel Core i7-970 bis Intel Core i7-990X Extreme Edition]]

=== Mobil ===
==== Clarksfield ====
[[Mehrkernprozessor|Vierkernprozessor (Quad-Core)]]
* L1-Cache: je Kern 32 + 32&nbsp;[[Binärpräfix|KiB]] (Daten + Instruktionen)
* L2-Cache: je Kern 256&nbsp;KiB mit Prozessortakt
* L3-Cache: 6144-8192&nbsp;MiB, bei einigen Modellen Teil-deaktiviert
* [[Multi Media Extension|MMX]], [[Streaming SIMD Extensions|SSE]], [[Streaming SIMD Extensions 2|SSE2]], [[Streaming SIMD Extensions 3|SSE3]], [[Supplemental Streaming SIMD Extensions 3|SSSE3]], [[Streaming SIMD Extensions 4|SSE4]].2, [[Intel 64]], [[Intel-SpeedStep-Technologie|EIST]], [[NX-Bit|XD-Bit]], [[Intel VT|IVT]], [[Simultaneous Multithreading|SMT]], [[Trusted Execution Technology|TXT]]
* integrierter Dual-Channel-DDR3-Speichercontroller; über internen QPI angebundener PCIe-2.0-Controller
* [[Sockel 988|Sockel PGA988]], DMI mit 2,5&nbsp;GT/s ([[Duplex (Nachrichtentechnik)|Vollduplex]], max. 10&nbsp;Gbit/s pro Richtung,<ref name="DMI/PCH" /> insgesamt 2&nbsp;GB/s)
* Betriebsspannung ([[Kernspannung|VCore]]): 0,65–1,4&nbsp;V
* Verlustleistung ([[Thermal Design Power|TDP]]): 45–55&nbsp;W
* Erscheinungsdatum: 23. September 2009
* Fertigungstechnik: 45&nbsp;nm
* [[Die (Halbleitertechnik)|Die]]-Größe: 296&nbsp;mm² bei 774 Millionen Transistoren
* Taktraten: 1,6–2,13&nbsp;GHz
* [[Modellnummern von Intel-Prozessoren|Modelle]]: [[Liste der Intel-Core-i-Prozessoren#Nehalem (1. Generation)|Intel Core i7-720QM bis i7-940XM Extreme Edition]]

==== Arrandale ====
[[Mehrkernprozessor|Zweikernprozessor (Dual-Core)]]
* L1-Cache: je Kern 32 + 32 [[Binärpräfix|KiB]] (Daten + Instruktionen)
* L2-Cache: je Kern 256&nbsp;KiB mit Prozessortakt
* L3-Cache: 4096&nbsp;KiB (bei einigen Modellen nicht komplett freigeschaltet)
* [[Multi Media Extension|MMX]], [[Streaming SIMD Extensions|SSE]], [[Streaming SIMD Extensions 2|SSE2]], [[Streaming SIMD Extensions 3|SSE3]], [[Supplemental Streaming SIMD Extensions 3|SSSE3]], [[Streaming SIMD Extensions 4|SSE4]].2, [[Intel 64]], [[Intel-SpeedStep-Technologie|EIST]], [[NX-Bit|XD-Bit]], [[Intel VT|IVT]], [[Simultaneous Multithreading|SMT]]. Ab Core i5-520M auch [[Advanced Encryption Standard|AES]]-Instruktionen und [[Trusted Execution Technology|TXT]] freigeschaltet.
* über QPI angebundener Dual-Channel-DDR3-Speichercontroller, PCIe-2.0-Controller und GPU
* [[Sockel 988|Sockel PGA988]], Direct Media Interface (DMI) und Flexible Display Interface (FDI)
* [[Sockel 1288|Sockel BGA1288]], Direct Media Interface (DMI) und Flexible Display Interface (FDI)
* Betriebsspannung ([[Kernspannung|VCore]]): ''k.&nbsp;A.''
* Verlustleistung ([[Thermal Design Power|TDP]]): 18–37&nbsp;W
* Erscheinungsdatum: 4. Januar 2010
* Fertigungstechnik: 32&nbsp;nm (45&nbsp;nm beim GPU-Kern mit Speichercontroller und PCIe-Controller)
* [[Die (Halbleitertechnik)|Die]]-Größe: 81&nbsp;mm² bei 383 Millionen Transistoren für die CPU, sowie zusätzlich 114&nbsp;mm² bei 177 Millionen Transistoren für den Uncore-Bereich<ref name="CB_1" />
* Taktraten: 1,06–2,80&nbsp;GHz
* [[Modellnummern von Intel-Prozessoren|Modelle]]: [[Liste der Intel-Core-i-Prozessoren#Mobil|Intel Core i3-330M bis Intel Core i7-640M]]

== Siehe auch ==
* [[Intel-Core-i-Serie]]
* [[Liste der Intel-Core-i-Prozessoren]]

== Weblinks ==
* [http://www.anandtech.com/show/2594 Nehalem – Everything You Need to Know about Intel’s New Architecture – Artikel bei Anandtech] (englisch)

== Einzelnachweise ==
<references />

{{Navigationsleiste Intel-Mikroarchitekturen}}

{{SORTIERUNG:Intel Nehalem}}
[[Kategorie:Prozessorarchitektur]]
[[Kategorie:Intel|Nehalemmikroarchitektur]]