Quelltext der Seite Gestrecktes Silicium

'''Gestrecktes Silicium''' ({{enS|strained silicon}}) ist ein Verfahren in der [[Halbleitertechnik]], bei dem durch [[Spannung (Mechanik)|mechanische Spannungen]] die [[Ladungsträgermobilität]] von [[Elektron]]en und [[Defektelektron]]en im Kanal (aus Silicium) eines [[Metall-Isolator-Halbleiter-Feldeffekttransistor]]s beeinflusst wird.

== Aufbau und Funktionsweise ==
Gestrecktes Silicium besteht aus einer [[Silicium]]-[[Germanium]]-Schicht ([[Siliciumgermanium|SiGe]]), auf die eine dünne Silicium-Schicht aufgetragen wird. Durch die höhere [[Gitterkonstante]] der SiGe-Schicht gegenüber Silicium, d.&nbsp;h. größere Abstände zwischen den einzelnen Atomen, wird an der Kontaktstelle der SiGe- und der Si-Schichten das [[Kristallgitter]] des Silicium etwas auseinandergezogen, so dass auch die Abstände zwischen den Si-Atomen größer werden.

Der größere Atomabstand reduziert die Wechselwirkung zwischen den Atomen, wodurch die [[Ladungsträgerbeweglichkeit]] und somit die [[elektrische Leitfähigkeit]] für Elektronen erhöht wird. Das wiederum führt zu einem bis zu 70 % schnelleren [[Transit (Ladungsträger)|Transit]] der Elektronen durch die Silicium-Schicht und erlaubt so eine bis zu 35 % höhere Schaltgeschwindigkeit eines daraus aufgebauten Transistors. Dies wiederum bietet die Möglichkeit, einen damit konstruierten Prozessor schneller zu takten.<ref>{{Literatur |Autor=W. Chee, S. Maikop, C. Y. Yu |Titel=Mobility-enhancement technologies |Sammelwerk=IEEE Circuits Devices Mag |Band=21 |Nummer=3 |Datum=2005 |Seiten=21–36 |DOI=10.1109/MCD.2005.1438752}}</ref>

Eingesetzt wird dies unter anderem von [[Intel]] und [[AMD]]/[[Globalfoundries]]<!--für IBM, dessen Technologiepartner AMD/Globalfoundries ist, fehlt mir derzeit eine Quelle--> in ihren aktuellen (2009) Prozessoren.<ref>{{Literatur |Autor=Chris Auth, Mark Buehler, Annalisa Cappellani, Chi-hing Choi, Gary Ding, Weimin Han, Subhash Joshi,Brian McIntyre, Matt Prince, Pushkar Ranade, Justin Sandford, Christopher Thomas |Titel=45nm High-k+Metal Gate Strain-Enhanced Transistors |Sammelwerk=Intel® Technology Journal |Band=12 |Nummer=01 |Datum=2008 |ISSN=1535-864X |Seiten=77–85 |Online={{Webarchiv |url=http://download.intel.com/technology/itj/2008/v12i2/1-transistors/1-45nm_High-k+Metal_Gate_Strain-Enhanced_Transistors.pdf |wayback=20120710122842 |text=PDF}} |DOI=10.1109/VLSIT.2008.4588589 }} {{Webarchiv|url=http://download.intel.com/technology/itj/2008/v12i2/1-transistors/1-45nm_High-k+Metal_Gate_Strain-Enhanced_Transistors.pdf |wayback=20120710122842 |text=45nm High-k+Metal Gate Strain-Enhanced Transistors |archiv-bot=2019-09-07 14:39:50 InternetArchiveBot }}</ref>

== Weblinks ==
*Christian Klaß: ''[https://www.golem.de/0106/14270.html Strained Silicon - IBM-Technik macht Chips schneller].'' Golem, 8. Juni 2001, abgerufen am 7. September 2010.
*''{{Webarchiv |url=http://www.firingsquad.com/hardware/intel_prescott_3.2ghz_review/images/05.jpg |wayback=20070927000154 |text=Grafik mit TEM-Schnitt}}'' aus: Chris Crazipper  Angelini: ''{{Webarchiv |url=http://www.firingsquad.com/hardware/intel_prescott_3.2ghz_review/ |wayback=20040214013450 |text=Intel Pentium 4 Prescott 3.2GHz & Pentium 4 Extreme Edition 3.4GHz Reviewed}}'' FiringSquad, 1. Februar 2004, abgerufen am 7. September 2010.
*H. Föll: ''[https://www.tf.uni-kiel.de/matwis/amat/mw2_ge/kap_2/advanced/t2_1_3.html Moderne Mikroelektronik und Beweglichkeit].'' In: ''Einführung in die Materialwissenschaft II.'' Technische Fakultät der Christian-Albrechts-Universität Kiel. Abgerufen am 28. September 2010.

== Einzelnachweise ==
<references />

[[Kategorie:Halbleitertechnik]]
[[Kategorie:Silicium]]