Quelltext der Seite Die (Halbleitertechnik)

[[Datei:555-type Oscilator Integrated Circuit.jpg|mini|Die des [[NE555]] mit [[Chipbonden|Bonddrähten]]]]
Ein '''{{lang|en|Die}}''' ([{{IPA|daɪ}}], {{enS}} für „Würfel“, „Plättchen“, dt. Plural i.&nbsp;A. „Dies“;<ref name="GooglePlural">Laut Google: "Halbleiterdice" - 6 Treffer; "Halbleiterdies" - 339 Treffer; Stand: 03/2018</ref> englischer Plural: ''{{lang|en|dice}}'' [{{IPA|daɪs}}] oder ''{{lang|en|dies}}'' [{{IPA|daɪz}}] und ''die'' [{{IPA|daɪ}}]) ist in der [[Halbleitertechnik|Halbleiter-]] und [[Mikrosystemtechnik]] die Bezeichnung eines einzelnen, [[Chipgehäuse|ungehäusten]] Stücks eines [[Halbleiter]]-[[Wafer]]s. Ein solches Die wird üblicherweise durch Sägen oder Brechen des fertig bearbeiteten Wafers in rechteckige Teile (''{{lang|en|dicing}}'') gewonnen. In der Regel befindet sich auf einem Die ein Bauteil, z.&nbsp;B. ein [[Transistor]], [[Leuchtdiode]], oder eine komplexe Baugruppe, z.&nbsp;B. [[integrierter Schaltkreis]], ein [[Mikrosystem (Technik)|Mikrosystem]]. Um möglichst lange von der Parallelfertigung auf dem Wafer zu profitieren, findet das Zerteilen im normalen Produktionsprozess zuletzt statt, direkt vor dem Einbau in ein [[Chipgehäuse|Gehäuse]] bzw. dem Aufbringen auf einen Schaltungsträger (vgl. [[Direktmontage]]). Solche Dies werden dann „Chip“ bzw. „[[#Nacktchip|Nacktchip]]“ genannt.<ref>Yvonne Attiyate, Raymond Shah: ''Wörterbuch der Mikroelektronik und Mikrorechnertechnik mit Erläuterungen / Dictionary of Microelectronics and Microcomputer Technology with Definitions.'' Springer, 2013, ISBN 978-3-662-13444-3, S.&nbsp;42 ({{Google Buch |BuchID=bJaBBwAAQBAJ |Seite=42}}).</ref> Auch wenn ein Wafer (geplantermaßen) vor der Fertigstellung des Bauteils bzw. der Baugruppe zerteilt wird (sogar noch unstrukturiert ist), werden die Teilstücke als Dies bezeichnet.

== Etymologie ==
[[Datei:Wafer 2 Zoll bis 8 Zoll.jpg|mini|Wafer von 2 Zoll bis 8 Zoll]]
Die Bezeichnung „{{lang|en|die}}“ rührt vom Küchenenglisch her: „{{lang|en|slice and dice}}“ bedeutet – etwa in Bezug auf eine Gurke – wörtlich „erst in Scheiben schneiden und dann würfeln“ bzw. „kleinschneiden“. Dementsprechend beginnt man bei der Herstellung von integrierten Schaltkreisen mit einem – gurkenähnlichen&nbsp;– [[Ingot|Siliziumbarren]], dieser wird dann „in Scheiben geschnitten“ – daraus entstehen die „{{lang|en|wafer}}“&nbsp;= „Waffeln“&nbsp;– und dann „zerhackt“&nbsp;– daraus entstehen dann die „{{lang|en|dice}}“&nbsp;= „Würfel“. Da die Wafer sehr dünn sind, sind die „{{lang|en|dice}}“ allerdings nicht würfelförmig, sondern entsprechen in ihrer Form sehr flachen Quadern.

== „Bare Chip“ {{Anker|Nacktchip}} ==
Mit „{{lang|en|bare chip}}“ oder „{{lang|en|bare die}}“ (deutsch „Nacktchip“) werden [[Integrierter Schaltkreis|integrierte elektronische Bauelemente]] bezeichnet, die nicht herkömmlich in einem Plastik- oder Keramikgehäuse verbaut, sondern ohne Gehäuse weiterverarbeitet werden. Sie werden direkt auf einer Leiterplatte oder einem keramischen Substrat aufgebracht und mittels [[Drahtbonden]] elektrisch mit umliegenden Bauelementen verbunden.

== Anwendung ==
[[Datei:AMD Opteron Six Cores.jpg|mini|Die eines [[AMD Opteron|AMD-Opteron]]-Sechs-[[Prozessorkern|Kern]]-Mikroprozessors]]
Im Zuge der fortschreitenden Integration werden immer mehr Baugruppen, die zuvor als einzelne Chips nebeneinander auf einer Platine angebracht wurden, auf einem gemeinsamen Chip vereint. Mittlerweile werden auf einem Die mit etwa einem Quadratzentimeter Fläche mehrere hundert Millionen Transistoren für [[Hauptprozessor|CPUs]], [[Grafikprozessor|GPUs]] oder [[Arbeitsspeicher|RAM]] untergebracht.

{| class="wikitable sortable"
|+ Beispiele aus der Industrie
<!-- Die Liste bitte auf besondere Beispiele (z. B. sehr groß bzw. sehr klein mit Rücksicht auf den Technologieknoten und der Anwendung) beschränken, auch wenn die aktuelle Liste das noch nicht wiedergibt -->
|-
! Produkt !! Die-Maße !! Die-Fläche (mm²) !! [[Technologieknoten]] !! Transistor&shy;zahl (Mio.) !! Kommentar/Bauteil
|-
| [[NE555]]<ref name="camen1">{{Literatur |Autor=Hans Camenzind |Titel=Designing Analog Chips |Auflage=2. |Verlag=Virtualbookworm.com Publishing |Ort=College Station, Texas |Datum=2005 |Sprache=en |ISBN=1-58939-718-5 |Kapitel=Kapitel 11: ''Timers and Oscillators'' |Seiten=11-2, 11-3 |Online=http://www.designinganalogchips.com/_count/designinganalogchips.pdf |Format=PDF |KBytes=2423}}</ref> || &nbsp; || &nbsp; || &nbsp; || {{0|0000}}0,000&thinsp;024 || Timer-IC, erste Version aus 1971
|-
| [[Intel 4004]]<ref>Guy De la Bédoyère: ''The First Computers.'' Evans Brothers, 2005, ISBN 0-237-52741-3, S.&nbsp;36 ({{Google Buch |BuchID=DPAnH6_3-UAC |Seite=36}}).</ref>|| {{0}}3&nbsp;mm&nbsp;×&nbsp;4&nbsp;mm || {{0}}12 || 10-µm-[[PMOS]] || {{0|0000}}0,002&thinsp;3 || Hauptprozessor, erster Mikroprozessor
|-
| [[Intel Itanium 2]] (Tukwila)<ref>{{Internetquelle |autor=Lambert Schaelicke, Eric DeLano |url=http://www.cgo.org/cgo2010/epic8/slides/schaelicke.pdf |format=PDF |titel=Intel Itanium Quad-Core Architecture for the Enterprise |kommentar=Präsentationsfolien, Eighth Workshop on Explicitly Parallel Instruction Computing Architectures and Compiler Technology (EPIC-8) |seiten=5 |datum=2010 |zugriff=2015-07-12}}</ref> || 21,5&nbsp;mm&nbsp;×&nbsp;32,5&nbsp;mm || 698,75 || 65-nm-Bulk-[[CMOS]] || {{0|00}}221 || [[Mehrkernprozessor|Mehrkern]]-Hauptprozessor
|-
<!--
| [[STMicroelectronics]] 1-GBit-NOR-Flash<ref>{{Internetquelle |url=http://maltiel-consulting.com/Furure_flash_NOR_semiconductor_maltiel.htm |titel=Furure of Flash NOR |autor= |werk=maltiel-consulting.com |datum= |zugriff=2015-07-12}}</ref> || {{0}}6,6 mm × 7,7 mm  || {{0}}50,82 || 65 nm ||  || [[Flash-Speicher]]
|-
// ohne Angabe der Transistor-Anzahl witzloser Tabelleneintrag! -->
| [[AMD]] Phenom II X6 ||  || 346 || 45&nbsp;nm || {{0|00}}750 || Mehrkern-Hauptprozessor
|-
| [[Nvidia]] [[Nvidia-Geforce-500-Serie|Fermi GF110]]<ref name="GK104" /> || || 520 || rowspan="2" | 40&nbsp;nm || {{0}}3&thinsp;000 || rowspan="2" | Grafikprozessor
|-
| [[AMD]] [[AMD-Radeon-HD-6000-Serie|Cayman (RV970)]]<ref name="GK104" /> || || 389 || {{0}}2&thinsp;640 
|-
| [[Intel]] [[Core i7]]-980X || || 248 || rowspan="2" | 32&nbsp;nm || {{0}}1&thinsp;170 || rowspan="2" | Mehrkern-Hauptprozessor
|-
| [[AMD FX]] ||  || 315 || {{0}}1&thinsp;200 
|-
| [[Nvidia]] [[Nvidia-Geforce-700-Serie|Kepler GK110 B]] || || 533 || rowspan="2" | 28&nbsp;nm || {{0}}7&thinsp;100 || rowspan="4" | Grafikprozessor
|-
| [[AMD]] [[AMD-Radeon-HD-7000-Serie|Tahiti (R1000)]]<ref name="GK104">{{Internetquelle |titel=nVidia GK104: 3,54 Milliarden Transistoren auf nur 294mm² Chip-Fläche |hrsg=3DCenter.org |url=http://www.3dcenter.org/news/nvidia-gk104-354-milliarden-transistoren-auf-nur-294mm%C2%B2-chip-flaeche |datum=2012-03-13 |zugriff=2014-06-21}}</ref> || || 365 || {{0}}4&thinsp;310 
|-
|[[Nvidia-Geforce-10-Serie|Nvidia Pascal GP100]]<ref>{{Heise online |ID=3163143 |Titel=GTC 2016: Nvidia enthüllt Monster-Chip Pascal mit 16 GByte HBM2 und bis zu 3840 Kernen |Autor=Martin Fischer |Abruf=2016-08-23 |Datum=2016-04-06}}</ref>
|
| 610 || 16-nm-[[FinFET]] || 15&thinsp;300
|-
|[[Nvidia Tesla#GV100|NVIDIA Volta GV100-Chip]]<ref>{{Heise online |ID=3710317 |Titel=GTC 2017: Nvidia stellt Riesen-GPU Volta mit 5120 Kernen und 16 GByte HBM2 vor |Autor=Martin Fischer |Abruf=2018-10-15 |Datum=2017-05-10}}</ref>
|
| 815 || 12-nm-FinFET || 21&thinsp;100
|}

Digitale und analoge Signalschaltungen können immer öfter mit leistungselektronischen Elementen auf einem Chip untergebracht werden (z.&nbsp;B. [[Complementary Metal Oxide Semiconductor#BiCMOS|BiCMOS]]-Technologie).

Eine Kombination von zwei sich ergänzenden Baugruppen, wie etwa [[Hauptprozessor|CPU]] und [[Cache]], auf demselben Chip lässt sich mit dem Begriff „{{lang|en|on-Die}}“ umschreiben: Die CPU hat den Cache „{{lang|en|on-Die}}“, was höhere Taktraten und [[Bus (Datenverarbeitung)|Bus]]<nowiki/>breiten ermöglicht und damit den Datenaustausch deutlich beschleunigt.

== Verarbeitung ==
Mit der Weiterverarbeitung der Dies&nbsp;– Gehäusung und Integration in die schaltungstechnische Umgebung&nbsp;– beschäftigt sich die [[Aufbau- und Verbindungstechnik]] (AVT, engl. {{lang|en|''packaging''}}).

Als {{lang|en|''[[Known Good Die]]''}} (KGD) bezeichnet man ein entsprechend den Vorgaben getestetes und als gut befundenes Halbleiterplättchen, das je nach Produkt ein einzelnes Bauelement, zum Beispiel einen [[Transistor]], oder auch eine komplexe [[Integrierter Schaltkreis|Schaltung]] wie einen [[Mikroprozessor]] enthalten kann. Gute bzw. defekte Dies können hierzu noch im Wafer-Verbund durch elektrische Nadeltester ermittelt werden. Defekte Bauteile wurden früher durch einen Farbpunkt gekennzeichnet (ge''inkt'') und werden vom nachfolgenden Prozess des Kontaktierens und Einhausens (Zyklus II, engl. {{lang|en|''Packaging''}}) ausgeschlossen.

Das Verhältnis von brauchbaren zur Gesamtzahl aller auf einem Wafer vorhandenen Dies wird als ''[[Ausbeute (Halbleitertechnik)|Ausbeute]]'' (engl. {{lang|en|''yield''}}) bezeichnet und ist eine wichtige Kennzahl zur Beurteilung des Fertigungsprozesses und der [[Wirtschaftlichkeit]] einer Produktionslinie.

== Literatur ==
* Graham Neil: ''Time is right for bare die.'' In: ''European Semiconductor'', 27, Nr.&nbsp;11, 2005, S. 11–12.

== Weblinks ==
{{Commonscat|Integrated circuit dies}}
{{Wiktionary}}

== Einzelnachweise ==
<references />

{{Normdaten|TYP=s|GND=4197163-2}}

[[Kategorie:Mikroelektronik]]