Quelltext der Seite Chip Scale Package

[[Datei:UNIO WLCSP and SOT23 Device on Penny.jpg|mini|links|Zwei WLCSP und ein SOT23 Gehäuse auf einem US$-Penny]]
[[Datei:Wafer Level Chip Scale Package with three pins.jpg|mini|Wafer Level Chip Scale Package (WLCSP) mit drei Anschlusspins, 1,0 mm × 0,5 mm]]

'''{{lang|en|Chip Scale Package}}''' ('''CSP''', engl.; zu deutsch ''Gehäuse in der Größenordnung des Die'') ist ein [[Chipgehäuse]] von [[Integrierter Schaltkreis|integrierten Schaltungen]], bei dem das Gehäuse maximal 20 % mehr Fläche als das [[Die (Halbleitertechnik)|Die]] ausmacht<ref>{{cite web|url=http://www.ipc.org/toc/j-std-012.pdf|title=J-STD-012|publisher=Surface Mount Council |language=en |access-date=2024-03-26|archive-url=https://web.archive.org/web/20160626052401/http://www.ipc.org/toc/j-std-012.pdf|archive-date=2016-06-26}}</ref>, wozu ersichtlich die Anschlüsse für [[Surface Mounted Device|SMD]]-Bestückung ohne [[Chipbonden|Bonding]] mit dem Die verbunden werden müssen.<ref>{{cite web|url=http://www.itwissen.info/definition/lexikon/chip-scale-package-CSP-CSP-Package.html|title=CSP-Package|publisher=ITWissen |language=en |access-date=2013-09-19}}</ref>

Um die geringe Gehäuse-Grundfläche erreichen zu können, wird entweder die [[Flip-Chip-Montage]] (der Die wird nach Metallisierung seiner externen Kontakte umgekehrt auf das Board gelegt) oder die '''WLCSP'''-Methode genutzt. Bei der WLCSP-Methode wird zum Schutz des Die unten ein Schutzlack und von oben ein Plastik-Gehäuse aufgebracht.

Das CSP stellt somit eine Fortentwicklung des [[Ball Grid Array]] (BGA) dar, was auf Ideen von Mitarbeitern von [[Fujitsu]] und [[Hitachi (Unternehmen)|Hitachi Cable]] zurückgeht und erstmals von [[Mitsubishi Electric]] realisiert wurde.

Die mechanische Belastbarkeit des CSP ist im Vergleich zum BGA wesentlich geringer, da Kräfte von den Lötstellen direkt auf den Die übertragen werden.<ref>{{cite web|publisher=[[NASA]]|title=Chip Scale Review|author=Dr. Reza Ghaffarian|date=1999 |language=en |access-date=2015-11-25|url=http://nepp.nasa.gov/docuploads/AF6E5F21-D20C-455F-8EAF413ECF852BF5/rg-chip-scale.pdf}}</ref>

Eine Verkleinerung der Gehäuse ist etwa in der [[Medizintechnik]], zum Beispiel für verschluckbare Diagnose-Geräte, und in der [[Hochfrequenztechnik]] für kurze Übertragungswege nützlich.

(WL)CSP Packages können aufgrund des fehlenden Gehäuses anfällig für Lichteinfall sein, was zu unerwünschtem Verhalten des Siliziums aufgrund des [[innerer photoelektrischer Effekt|inneren photoelektrischen Effektes]] führen kann. Deshalb bestehen viele Hersteller auf das Auftragen einer opaken Schutzschicht, welche das Licht vom Chip fernhält.<ref>https://www.ti.com/lit/ug/snva312b/snva312b.pdf</ref><ref>https://www.silabs.com/documents/public/application-notes/an0878_methods_of_reducing_light_sensitivity_in_csp_packages.pdf</ref><ref>https://ez.analog.com/power/w/documents/4803/photosensitiv</ref> 

== Einzelnachweise ==
<references/>

[[Kategorie:Gehäuse]]